/[gxemul]/trunk/src/devices/dev_mpc10x.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/devices/dev_mpc10x.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

trunk/src/devices/dev_cpc700.c revision 46 by dpavlin, Wed Oct 10 21:07:01 2007 UTC trunk/src/devices/dev_mpc10x.c revision 61 by dpavlin, Fri Oct 12 22:06:53 2007 UTC
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *     *  
27   *   *
28   *  $Id: dev_cpc700.c,v 1.12 2007/06/15 18:13:04 debug Exp $   *  $Id: dev_mpc10x.c,v 1.12 2007/06/15 18:13:04 debug Exp $
29   *   *
30   *  COMMENT: IBM CPC700 bridge (PCI and interrupt controller)   *  COMMENT: mpc10x bridge (PCI and interrupt controller)
31     *  based on dev_uninorth.c
32   */   */
33    
34  #include <stdio.h>  #include <stdio.h>
# Line 42  Line 43 
43  #include "memory.h"  #include "memory.h"
44  #include "misc.h"  #include "misc.h"
45    
46  #include "cpc700reg.h"  #if 0
47    
48    #define PCI_VENDOR_ID_MOTOROLA          0x1057
49    #define MPC10X_BRIDGE_106       ((PCI_DEVICE_ID_MOTOROLA_MPC106 << 16) |  \
50                                      PCI_VENDOR_ID_MOTOROLA)
51    #define MPC10X_BRIDGE_8240      ((0x0003 << 16) | PCI_VENDOR_ID_MOTOROLA)
52    #define MPC10X_BRIDGE_107       ((0x0004 << 16) | PCI_VENDOR_ID_MOTOROLA)
53    #define MPC10X_BRIDGE_8245      ((0x0006 << 16) | PCI_VENDOR_ID_MOTOROLA)
54    
55  struct cpc700_data {  #define MPC10X_MAPB_CNFG_ADDR           0xfec00000
56          struct interrupt ppc_irq;       /*  Connected to the CPU  */  #define MPC10X_MAPB_CNFG_DATA           0xfee00000
57    
58          uint32_t        sr;             /*  Interrupt Status register  */  #define MPC10X_MAPB_ISA_IO_BASE         0xfe000000
59          uint32_t        er;             /*  Interrupt Enable register  */  #define MPC10X_MAPB_ISA_MEM_BASE        0x80000000
60    #define MPC10X_MAPB_DRAM_OFFSET         0x00000000
61    
62          struct pci_data *pci_data;      /*  PCI bus  */  #define MPC10X_MAPB_PCI_IO_START        0x00000000
63  };  #define MPC10X_MAPB_PCI_IO_END         (0x00c00000 - 1)
64    #define MPC10X_MAPB_PCI_MEM_START       0x80000000
65    #define MPC10X_MAPB_PCI_MEM_END        (0xc0000000 - 1)
66    
67    #define MPC10X_MAPB_PCI_MEM_OFFSET      (MPC10X_MAPB_ISA_MEM_BASE -     \
68                                             MPC10X_MAPB_PCI_MEM_START)
69    
70  void cpc700_interrupt_assert(struct interrupt *interrupt)  #endif
 {  
         struct cpc700_data *d = interrupt->extra;  
         d->sr |= interrupt->line;  
         if (d->sr & d->er)  
                 INTERRUPT_ASSERT(d->ppc_irq);  
 }  
 void cpc700_interrupt_deassert(struct interrupt *interrupt)  
 {  
         struct cpc700_data *d = interrupt->extra;  
         d->sr &= ~interrupt->line;  
         if (!(d->sr & d->er))  
                 INTERRUPT_DEASSERT(d->ppc_irq);  
 }  
71    
72    struct mpc10x_data {
73            int             pciirq;
74    
75  /*          struct pci_data *pci_data;
76   *  dev_cpc700_pci_access():          uint64_t        cur_addr;
77   *  };
78   *  Passes PCI indirect addr and data accesses onto bus_pci.  
79   */  
80  DEVICE_ACCESS(cpc700_pci)  DEVICE_ACCESS(mpc10x_addr)
81  {  {
82          uint64_t idata = 0, odata = 0;          struct mpc10x_data *d = extra;
         int bus, dev, func, reg;  
         struct cpc700_data *d = extra;  
83    
84          if (writeflag == MEM_WRITE)          if (writeflag == MEM_WRITE) {
85                  idata = memory_readmax64(cpu, data, len|MEM_PCI_LITTLE_ENDIAN);                  uint64_t idata = memory_readmax64(cpu, data, len
86                        | MEM_PCI_LITTLE_ENDIAN);
87                    int bus, dev, func, reg;
88    
89                    d->cur_addr = idata;
90                    if (idata == 0)
91                            return 0;
92    
93                    /*  Decompose the Uni-North tag:  */
94                    if (idata & 1) {
95                            idata &= ~1;
96                            bus_pci_decompose_1(idata, &bus, &dev, &func, &reg);
97                    } else {
98                            bus = 0;
99                            for (dev=11; dev<32; dev++)
100                                    if (idata & (1 << dev))
101                                            break;
102                            if (dev == 32)
103                                    fatal("[ dev_mpc10x_addr_access: no dev? "
104                                        "idata=0x%08x ]\n", (int)idata);
105    
106          switch (relative_addr) {                          func = (idata >> 8) & 7;
107          case 0: /*  Address:  */                          reg = idata & 0xff;
108                  bus_pci_decompose_1(idata, &bus, &dev, &func, &reg);                  }
                 bus_pci_setaddr(cpu, d->pci_data, bus, dev, func, reg);  
                 break;  
109    
110          case 4: /*  Data:  */                  bus_pci_setaddr(cpu, d->pci_data, bus, dev, func, reg);
111                  bus_pci_data_access(cpu, d->pci_data, writeflag == MEM_READ?          } else {
112                      &odata : &idata, len, writeflag);                  /*  TODO: is returning the current address like this
113                  break;                      the correct behaviour?  */
114                    memory_writemax64(cpu, data, len | MEM_PCI_LITTLE_ENDIAN,
115                        d->cur_addr);
116          }          }
117    
         if (writeflag == MEM_READ)  
                 memory_writemax64(cpu, data, len|MEM_PCI_LITTLE_ENDIAN, odata);  
   
118          return 1;          return 1;
119  }  }
120    
121    
122  /*  DEVICE_ACCESS(mpc10x_data)
  *  dev_cpc700_int_access():  
  *  
  *  The interrupt controller.  
  */  
 DEVICE_ACCESS(cpc700_int)  
123  {  {
124          struct cpc700_data *d = extra;          struct mpc10x_data *d = extra;
125          uint64_t idata = 0, odata = 0;          uint64_t idata = 0, odata = 0;
126    
127          if (writeflag == MEM_WRITE)          if (writeflag == MEM_WRITE)
128                  idata = memory_readmax64(cpu, data, len);                  idata = memory_readmax64(cpu, data, len|MEM_PCI_LITTLE_ENDIAN);
   
         switch (relative_addr) {  
   
         case CPC_UIC_SR:  
                 /*  Status register (cleared by writing ones):  */  
                 if (writeflag == MEM_READ) {  
                         odata = d->sr;  
                 } else {  
                         d->sr &= ~idata;  
                         if (!(d->sr & d->er))  
                                 INTERRUPT_DEASSERT(d->ppc_irq);  
                 }  
                 break;  
   
         case CPC_UIC_SRS:  
                 /*  Status register set:  */  
                 if (writeflag == MEM_READ) {  
                         fatal("[ cpc700_int: read from CPC_UIC_SRS? ]\n");  
                         odata = d->sr;  
                 } else {  
                         d->sr = idata;  
                         if (d->sr & d->er)  
                                 INTERRUPT_ASSERT(d->ppc_irq);  
                         else  
                                 INTERRUPT_DEASSERT(d->ppc_irq);  
                 }  
                 break;  
   
         case CPC_UIC_ER:  
                 /*  Enable register:  */  
                 if (writeflag == MEM_READ) {  
                         odata = d->er;  
                 } else {  
                         d->er = idata;  
                         if (d->sr & d->er)  
                                 INTERRUPT_ASSERT(d->ppc_irq);  
                         else  
                                 INTERRUPT_DEASSERT(d->ppc_irq);  
                 }  
                 break;  
   
         case CPC_UIC_MSR:  
                 /*  Masked status:  */  
                 if (writeflag == MEM_READ) {  
                         odata = d->sr & d->er;  
                 } else {  
                         fatal("[ cpc700_int: write to CPC_UIC_MSR? ]\n");  
                 }  
                 break;  
129    
130          default:if (writeflag == MEM_WRITE) {          bus_pci_data_access(cpu, d->pci_data, writeflag == MEM_READ? &odata :
131                          fatal("[ cpc700_int: unimplemented write to "              &idata, len, writeflag);
                             "offset 0x%x: data=0x%x ]\n", (int)  
                             relative_addr, (int)idata);  
                 } else {  
                         fatal("[ cpc700_int: unimplemented read from "  
                             "offset 0x%x ]\n", (int)relative_addr);  
                 }  
         }  
132    
133          if (writeflag == MEM_READ)          if (writeflag == MEM_READ)
134                  memory_writemax64(cpu, data, len, odata);                  memory_writemax64(cpu, data, len|MEM_PCI_LITTLE_ENDIAN, odata);
135    
136          return 1;          return 1;
137  }  }
138    
139    
140  DEVINIT(cpc700)  struct pci_data *dev_mpc10x_init(struct machine *machine, struct memory *mem,
141            uint64_t addr, int isa_irqbase, int pciirq)
142  {  {
143          struct cpc700_data *d;          struct mpc10x_data *d;
144          char tmp[300];  //      char tmp[100];
145          int i;          uint64_t pci_io_offset, pci_mem_offset;
146            uint64_t isa_portbase = 0, isa_membase = 0;
147          CHECK_ALLOCATION(d = malloc(sizeof(struct cpc700_data)));          uint64_t pci_portbase = 0, pci_membase = 0;
148          memset(d, 0, sizeof(struct cpc700_data));  
149            CHECK_ALLOCATION(d = malloc(sizeof(struct mpc10x_data)));
150          /*  Connect to the CPU's interrupt pin:  */          memset(d, 0, sizeof(struct mpc10x_data));
151          INTERRUPT_CONNECT(devinit->interrupt_path, d->ppc_irq);  
152            d->pciirq = pciirq;
153          /*  Register 32 CPC700 interrupts:  */  
154          for (i=0; i<32; i++) {          pci_io_offset  = 0x00000000ULL;
155                  struct interrupt template;          pci_mem_offset = 0x00000000ULL;
156                  char n[300];          pci_portbase   = 0xd0000000ULL;
157                  snprintf(n, sizeof(n), "%s.cpc700.%i",          pci_membase    = 0xd1000000ULL;
158                      devinit->interrupt_path, i);          isa_portbase   = 0xd2000000ULL;
159                  memset(&template, 0, sizeof(template));          isa_membase    = 0xd3000000ULL;
160                  template.line = 1 << i;  
161                  template.name = n;          /*  Create a PCI bus:  */
162                  template.extra = d;          d->pci_data = bus_pci_init(machine, "ZZZ_irq_stuff",
163                  template.interrupt_assert = cpc700_interrupt_assert;              pci_io_offset, pci_mem_offset,
164                  template.interrupt_deassert = cpc700_interrupt_deassert;              pci_portbase, pci_membase, "XXX_pci_irqbase",
165                  interrupt_handler_register(&template);              isa_portbase, isa_membase, "YYY_isa_irqbase");
166          }  
167            /*  Add the PCI glue for the controller itself:  */
168            bus_pci_add(machine, d->pci_data, mem, 0, 0x1f, 0, "mpc10x");
169    
170            /*  ADDR and DATA configuration ports:  */
171            memory_device_register(mem, "mpc10x_pci_addr", addr + 0xc00000,
172                4, dev_mpc10x_addr_access, d, DM_DEFAULT, NULL);
173            memory_device_register(mem, "mpc10x_pci_data", addr + 0xe00000,
174                8, dev_mpc10x_data_access, d, DM_DEFAULT, NULL);
175    
176          /*  Register a PCI bus:  */          return d->pci_data;
         snprintf(tmp, sizeof(tmp), "%s.cpc700", devinit->interrupt_path);  
         d->pci_data = bus_pci_init(  
             devinit->machine,  
             tmp,                /*  pciirq path  */  
             0,                  /*  pci device io offset  */  
             0,                  /*  pci device mem offset  */  
             CPC_PCI_IO_BASE,    /*  PCI portbase  */  
             CPC_PCI_MEM_BASE,   /*  PCI membase: TODO  */  
             tmp,                /*  PCI irqbase  */  
             0,                  /*  ISA portbase: TODO  */  
             0,                  /*  ISA membase: TODO  */  
             tmp);               /*  ISA irqbase  */  
   
         switch (devinit->machine->machine_type) {  
   
         case MACHINE_PMPPC:  
                 bus_pci_add(devinit->machine, d->pci_data,  
                     devinit->machine->memory, 0, 0, 0, "heuricon_pmppc");  
                 break;  
   
         default:fatal("!\n! WARNING: cpc700 for non-implemented machine"  
                     " type\n!\n");  
                 exit(1);  
         }  
   
         /*  PCI configuration registers:  */  
         memory_device_register(devinit->machine->memory, "cpc700_pci",  
             CPC_PCICFGADR, 8, dev_cpc700_pci_access, d, DM_DEFAULT, NULL);  
   
         /*  Interrupt controller:  */  
         memory_device_register(devinit->machine->memory, "cpc700_int",  
             CPC_UIC_BASE, CPC_UIC_SIZE, dev_cpc700_int_access, d,  
             DM_DEFAULT, NULL);  
   
         /*  Two serial ports:  */  
         snprintf(tmp, sizeof(tmp), "ns16550 irq=%s.cpc700.%i addr=0x%llx "  
             "name2=tty0", devinit->interrupt_path, 31 - CPC_IB_UART_0,  
             (long long)CPC_COM0);  
         devinit->machine->main_console_handle = (size_t)  
             device_add(devinit->machine, tmp);  
         snprintf(tmp, sizeof(tmp), "ns16550 irq=%s.cpc700.%i addr=0x%llx "  
             "name2=tty1", devinit->interrupt_path, 31 - CPC_IB_UART_1,  
             (long long)CPC_COM1);  
 //      device_add(devinit->machine, tmp);  
   
         devinit->return_ptr = d->pci_data;  
   
         return 1;  
177  }  }
178    
Legend:
Removed from v.46  
changed lines
  Added in v.61
  ViewVC Help
Powered by ViewVC 1.1.26