/[gxemul]/trunk/src/devices/dev_gt.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/devices/dev_gt.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 22 by dpavlin, Mon Oct 8 16:19:37 2007 UTC revision 32 by dpavlin, Mon Oct 8 16:20:58 2007 UTC
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *     *  
27   *   *
28   *  $Id: dev_gt.c,v 1.40 2006/01/14 11:29:36 debug Exp $   *  $Id: dev_gt.c,v 1.44 2006/09/23 03:52:10 debug Exp $
29   *     *  
30   *  Galileo Technology GT-64xxx PCI controller.   *  Galileo Technology GT-64xxx PCI controller.
31   *   *
32   *      GT-64011        Used in Cobalt machines.   *      GT-64011        Used in Cobalt machines.
33   *      GT-64120        Used in evbmips machines (Malta).   *      GT-64120        Used in evbmips machines (Malta).
34   *      GT-64260        Used in mvmeppc machines.   *      GT-64260        Used in mvmeppc machines.
  *  
  *  TODO: This more or less just a dummy device, so far. It happens to work  
  *        with some NetBSD ports in some cases, and perhaps with Linux too,  
  *        but it is not really working for anything else.  
35   */   */
36    
37  #include <stdio.h>  #include <stdio.h>
# Line 48  Line 44 
44  #include "machine.h"  #include "machine.h"
45  #include "memory.h"  #include "memory.h"
46  #include "misc.h"  #include "misc.h"
47    #include "timer.h"
48    
49    #include "gtreg.h"
50    
51    
52  #define TICK_SHIFT              14  #define TICK_SHIFT              14
# Line 58  Line 57 
57  #define PCI_PRODUCT_GALILEO_GT64120  0x4620    /*  GT-64120  */  #define PCI_PRODUCT_GALILEO_GT64120  0x4620    /*  GT-64120  */
58  #define PCI_PRODUCT_GALILEO_GT64260  0x6430    /*  GT-64260  */  #define PCI_PRODUCT_GALILEO_GT64260  0x6430    /*  GT-64260  */
59    
60    
61  struct gt_data {  struct gt_data {
62          int     irqnr;          int             pci_irqbase;
63          int     pciirq;          int             type;
64          int     type;  
65            struct timer    *timer;
66            int             timer0_irqnr;
67            int             interrupt_hz;
68            int             pending_timer0_interrupts;
69    
70          struct pci_data *pci_data;          /*  Address decode registers:  */
71            uint32_t        decode[GT_N_DECODE_REGS];
72    
73            struct pci_data *pci_data;
74  };  };
75    
76    
77  /*  /*
78   *  dev_gt_tick():   *  timer_tick():
79     *
80     *  Called d->interrupt_hz times per (real-world) second.
81   */   */
82  void dev_gt_tick(struct cpu *cpu, void *extra)  static void timer_tick(struct timer *timer, void *extra)
83    {
84            struct gt_data *d = (struct gt_data *) extra;
85            d->pending_timer0_interrupts ++;
86    }
87    
88    
89    DEVICE_TICK(gt)
90  {  {
91          struct gt_data *gt_data = extra;          struct gt_data *d = (struct gt_data *) extra;
92    
93          cpu_interrupt(cpu, gt_data->irqnr);          if (d->pending_timer0_interrupts > 0)
94                    cpu_interrupt(cpu, d->timer0_irqnr);
95  }  }
96    
97    
 /*  
  *  dev_gt_access():  
  */  
98  DEVICE_ACCESS(gt)  DEVICE_ACCESS(gt)
99  {  {
100          uint64_t idata = 0, odata = 0;          uint64_t idata = 0, odata = 0;
# Line 93  DEVICE_ACCESS(gt) Line 107  DEVICE_ACCESS(gt)
107    
108          switch (relative_addr) {          switch (relative_addr) {
109    
110          case 0x48:          case GT_PCI0IOLD_OFS:
111                  switch (d->type) {          case GT_PCI0IOHD_OFS:
112                  case PCI_PRODUCT_GALILEO_GT64120:          case GT_PCI0M0LD_OFS:
113                          /*          case GT_PCI0M0HD_OFS:
114                           *  This is needed for Linux on Malta, according          case GT_PCI0M1LD_OFS:
115                           *  to Alec Voropay.  (TODO: Remove this hack when          case GT_PCI0M1HD_OFS:
116                           *  things have stabilized.)          case GT_PCI0IOREMAP_OFS:
117                           */          case GT_PCI0M0REMAP_OFS:
118                          if (writeflag == MEM_READ) {          case GT_PCI0M1REMAP_OFS:
119                                  odata = 0x18000000 >> 21;                  if (writeflag == MEM_READ) {
120                                  debug("[ gt: read from 0x48: 0x%08x ]\n",                          odata = d->decode[relative_addr / 8];
121                                      (int)odata);                          debug("[ gt: read from offset 0x%x: 0x%x ]\n",
122                          }                              (int)relative_addr, (int)odata);
123                          break;                  } else {
124                  default:                          d->decode[relative_addr / 8] = idata;
125                          fatal("[ gt: access to 0x48? (type %i) ]\n", d->type);                          fatal("[ gt: write to offset 0x%x: 0x%x (TODO) ]\n",
126                                (int)relative_addr, (int)idata);
127                  }                  }
128                  break;                  break;
129    
130          case 0xc18:          case GT_PCI0_CMD_OFS:
131                  if (writeflag == MEM_WRITE) {                  if (writeflag == MEM_WRITE) {
132                          debug("[ gt: write to  0xc18: 0x%08x ]\n", (int)idata);                          debug("[ gt: write to GT_PCI0_CMD: 0x%08x (TODO) ]\n",
133                                (int)idata);
134                    } else {
135                            debug("[ gt: read from GT_PCI0_CMD (0x%08x) (TODO) ]\n",
136                                (int)odata);
137                    }
138                    break;
139    
140            case GT_INTR_CAUSE:
141                    if (writeflag == MEM_WRITE) {
142                            debug("[ gt: write to GT_INTR_CAUSE: 0x%08x ]\n",
143                                (int)idata);
144                          return 1;                          return 1;
145                  } else {                  } else {
146                          odata = 0xffffffffULL;                          odata = GTIC_T0EXP;
147                          /*                          cpu_interrupt_ack(cpu, d->timer0_irqnr);
                          *  ???  interrupt something...  
                          *  
                          *  TODO: Remove this hack when things have stabilized.  
                          */  
                         odata = 0x00000100;  
                         /*  netbsd/cobalt cobalt/machdep.c:cpu_intr()  */  
148    
149                          cpu_interrupt_ack(cpu, d->irqnr);                          if (d->pending_timer0_interrupts > 0)
150                                    d->pending_timer0_interrupts --;
151    
152                          debug("[ gt: read from 0xc18 (0x%08x) ]\n", (int)odata);                          debug("[ gt: read from GT_INTR_CAUSE (0x%08x) ]\n",
153                                (int)odata);
154                  }                  }
155                  break;                  break;
156    
157          case 0xc34:     /*  GT_PCI0_INTR_ACK  */          case GT_PCI0_INTR_ACK:
158                  odata = cpu->machine->isa_pic_data.last_int;                  odata = cpu->machine->isa_pic_data.last_int;
159                  cpu_interrupt_ack(cpu, 8 + odata);                  cpu_interrupt_ack(cpu, d->pci_irqbase + odata);
160                  break;                  break;
161    
162          case 0xcf8:     /*  PCI ADDR  */          case GT_TIMER_CTRL:
163                    if (writeflag == MEM_WRITE) {
164                            if (idata & ENTC0) {
165                                    /*  TODO: Don't hardcode this.  */
166                                    d->interrupt_hz = 100;
167                                    if (d->timer == NULL)
168                                            d->timer = timer_add(d->interrupt_hz,
169                                                timer_tick, d);
170                                    else
171                                            timer_update_frequency(d->timer,
172                                                d->interrupt_hz);
173                            }
174                    }
175                    break;
176    
177            case GT_PCI0_CFG_ADDR:
178                  if (cpu->byte_order != EMUL_LITTLE_ENDIAN) {                  if (cpu->byte_order != EMUL_LITTLE_ENDIAN) {
179                          fatal("[ gt: TODO: big endian PCI access ]\n");                          fatal("[ gt: TODO: big endian PCI access ]\n");
180                          exit(1);                          exit(1);
# Line 146  DEVICE_ACCESS(gt) Line 183  DEVICE_ACCESS(gt)
183                  bus_pci_setaddr(cpu, d->pci_data, bus, dev, func, reg);                  bus_pci_setaddr(cpu, d->pci_data, bus, dev, func, reg);
184                  break;                  break;
185    
186          case 0xcfc:     /*  PCI DATA  */          case GT_PCI0_CFG_DATA:
187                  if (cpu->byte_order != EMUL_LITTLE_ENDIAN) {                  if (cpu->byte_order != EMUL_LITTLE_ENDIAN) {
188                          fatal("[ gt: TODO: big endian PCI access ]\n");                          fatal("[ gt: TODO: big endian PCI access ]\n");
189                          exit(1);                          exit(1);
# Line 177  DEVICE_ACCESS(gt) Line 214  DEVICE_ACCESS(gt)
214  /*  /*
215   *  dev_gt_init():   *  dev_gt_init():
216   *   *
217   *  Initialize a GT device.  Return a pointer to the pci_data used, so that   *  Initialize a Gallileo PCI controller device. First, the controller itself
218   *  the caller may add PCI devices.  First, however, we add the GT device   *  is added to the bus, then a pointer to the bus is returned.
  *  itself.  
219   */   */
220  struct pci_data *dev_gt_init(struct machine *machine, struct memory *mem,  struct pci_data *dev_gt_init(struct machine *machine, struct memory *mem,
221          uint64_t baseaddr, int irq_nr, int pciirq, int type)          uint64_t baseaddr, int irq_nr, int pciirq, int type)
# Line 197  struct pci_data *dev_gt_init(struct mach Line 233  struct pci_data *dev_gt_init(struct mach
233                  exit(1);                  exit(1);
234          }          }
235          memset(d, 0, sizeof(struct gt_data));          memset(d, 0, sizeof(struct gt_data));
236          d->irqnr    = irq_nr;          d->timer0_irqnr = irq_nr;
         d->pciirq   = pciirq;  
237    
238          switch (type) {          switch (type) {
239          case 11:          case 11:
# Line 209  struct pci_data *dev_gt_init(struct mach Line 244  struct pci_data *dev_gt_init(struct mach
244                  pci_mem_offset = 0;                  pci_mem_offset = 0;
245                  pci_portbase = 0x10000000ULL;                  pci_portbase = 0x10000000ULL;
246                  pci_membase = 0x10100000ULL;                  pci_membase = 0x10100000ULL;
247                  pci_irqbase = 0;                  pci_irqbase = 8;
248                  isa_portbase = 0x10000000ULL;                  isa_portbase = 0x10000000ULL;
249                  isa_membase = 0x10100000ULL;                  isa_membase = 0x10100000ULL;
250                  isa_irqbase = 8;                  isa_irqbase = 8;
# Line 244  struct pci_data *dev_gt_init(struct mach Line 279  struct pci_data *dev_gt_init(struct mach
279                  exit(1);                  exit(1);
280          }          }
281    
282    
283            d->pci_irqbase = pci_irqbase;
284    
285            /*
286             *  TODO: FIX THESE! Hardcoded numbers = bad.
287             */
288            d->decode[GT_PCI0IOLD_OFS / 8] = pci_portbase >> 21;
289            d->decode[GT_PCI0IOHD_OFS / 8] = 0x40;
290            d->decode[GT_PCI0M0LD_OFS / 8] = 0x80;
291            d->decode[GT_PCI0M0HD_OFS / 8] = 0x3f;
292            d->decode[GT_PCI0M1LD_OFS / 8] = 0xc1;
293            d->decode[GT_PCI0M1HD_OFS / 8] = 0x5e;
294            d->decode[GT_PCI0IOREMAP_OFS / 8] = d->decode[GT_PCI0IOLD_OFS / 8];
295            d->decode[GT_PCI0M0REMAP_OFS / 8] = d->decode[GT_PCI0M0LD_OFS / 8];
296            d->decode[GT_PCI0M1REMAP_OFS / 8] = d->decode[GT_PCI0M1LD_OFS / 8];
297    
298          d->pci_data = bus_pci_init(machine,          d->pci_data = bus_pci_init(machine,
299              pciirq, pci_io_offset, pci_mem_offset,              pciirq, pci_io_offset, pci_mem_offset,
300              pci_portbase, pci_membase, pci_irqbase,              pci_portbase, pci_membase, pci_irqbase,
# Line 258  struct pci_data *dev_gt_init(struct mach Line 309  struct pci_data *dev_gt_init(struct mach
309    
310          memory_device_register(mem, "gt", baseaddr, DEV_GT_LENGTH,          memory_device_register(mem, "gt", baseaddr, DEV_GT_LENGTH,
311              dev_gt_access, d, DM_DEFAULT, NULL);              dev_gt_access, d, DM_DEFAULT, NULL);
312          machine_add_tickfunction(machine, dev_gt_tick, d, TICK_SHIFT);          machine_add_tickfunction(machine, dev_gt_tick, d, TICK_SHIFT, 0.0);
313    
314          return d->pci_data;          return d->pci_data;
315  }  }
Legend:
Removed from v.22  
changed lines
  Added in v.32
  ViewVC Help
Powered by ViewVC 1.1.26