/[gxemul]/trunk/src/devices/dev_8253.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/devices/dev_8253.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 24 by dpavlin, Mon Oct 8 16:19:56 2007 UTC revision 42 by dpavlin, Mon Oct 8 16:22:32 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005-2006  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *     *  
27   *   *
28   *  $Id: dev_8253.c,v 1.10 2006/03/04 12:38:47 debug Exp $   *  $Id: dev_8253.c,v 1.20 2007/06/15 18:13:04 debug Exp $
  *    
  *  8253/8254 Programmable Interval Timer.  
29   *   *
30   *  This is mostly bogus.   *  COMMENT: Intel 8253/8254 Programmable Interval Timer
31     *
32     *  TODO/NOTE:
33     *      The timers don't really count down. Timer 0 causes clock interrupts
34     *      at a specific frequency, but reading the counter register would not
35     *      result in anything meaningful.
36     *
37     *  (Split counter[] into reset value and current value.)
38   */   */
39    
40  #include <stdio.h>  #include <stdio.h>
# Line 38  Line 43 
43    
44  #include "cpu.h"  #include "cpu.h"
45  #include "device.h"  #include "device.h"
 #include "devices.h"  
46  #include "emul.h"  #include "emul.h"
47    #include "interrupt.h"
48  #include "machine.h"  #include "machine.h"
49  #include "memory.h"  #include "memory.h"
50  #include "misc.h"  #include "misc.h"
51    #include "timer.h"
52    
53    #include "i8253reg.h"
54    
55    
56    /*  #define debug fatal  */
57    
58  #define DEV_8253_LENGTH         4  #define DEV_8253_LENGTH         4
59  #define TICK_SHIFT              14  #define TICK_SHIFT              14
60    
61    
62  struct pit8253_data {  struct pit8253_data {
         int             irq_nr;  
63          int             in_use;          int             in_use;
64    
65          int             counter_select;          int             counter_select;
66            uint8_t         mode_byte;
67    
68            int             mode[3];
69            int             counter[3];
70    
71            int             hz[3];
72    
73            struct timer    *timer0;
74            struct interrupt irq;
75            int             pending_interrupts_timer0;
76  };  };
77    
78    
79  /*  static void timer0_tick(struct timer *t, void *extra)
  *  dev_8253_tick():  
  */      
 void dev_8253_tick(struct cpu *cpu, void *extra)  
80  {  {
81          struct pit8253_data *d = (struct pit8253_data *) extra;          struct pit8253_data *d = extra;
82            d->pending_interrupts_timer0 ++;
83    
84            /*  printf("%i ", d->pending_interrupts_timer0); fflush(stdout);  */
85    }
86    
87    
88    DEVICE_TICK(8253)
89    {
90            struct pit8253_data *d = extra;
91    
92          if (!d->in_use)          if (!d->in_use)
93                  return;                  return;
94    
95          cpu_interrupt(cpu, d->irq_nr);          switch (d->mode[0] & 0x0e) {
96    
97            case I8253_TIMER_INTTC:
98                    if (d->pending_interrupts_timer0 > 0)
99                            INTERRUPT_ASSERT(d->irq);
100                    break;
101    
102            case I8253_TIMER_SQWAVE:
103            case I8253_TIMER_RATEGEN:
104                    break;
105    
106            default:fatal("[ 8253: unimplemented mode 0x%x ]\n", d->mode[0] & 0x0e);
107                    exit(1);
108            }
109  }  }
110    
111    
 /*  
  *  dev_8253_access():  
  */  
112  DEVICE_ACCESS(8253)  DEVICE_ACCESS(8253)
113  {  {
114          struct pit8253_data *d = (struct pit8253_data *) extra;          struct pit8253_data *d = (struct pit8253_data *) extra;
# Line 83  DEVICE_ACCESS(8253) Line 119  DEVICE_ACCESS(8253)
119    
120          d->in_use = 1;          d->in_use = 1;
121    
         /*  TODO: ack somewhere else  */  
         cpu_interrupt_ack(cpu, d->irq_nr);  
   
122          switch (relative_addr) {          switch (relative_addr) {
123          case 0x00:  
124            case I8253_TIMER_CNTR0:
125            case I8253_TIMER_CNTR1:
126            case I8253_TIMER_CNTR2:
127                  if (writeflag == MEM_WRITE) {                  if (writeflag == MEM_WRITE) {
128                          /*  TODO  */                          switch (d->mode_byte & 0x30) {
129                            case I8253_TIMER_LSB:
130                            case I8253_TIMER_16BIT:
131                                    d->counter[relative_addr] &= 0xff00;
132                                    d->counter[relative_addr] |= (idata & 0xff);
133                                    break;
134                            case I8253_TIMER_MSB:
135                                    d->counter[relative_addr] &= 0x00ff;
136                                    d->counter[relative_addr] |= ((idata&0xff)<<8);
137                                    if (d->counter[relative_addr] != 0)
138                                            d->hz[relative_addr] =
139                                                I8253_TIMER_FREQ / (float)
140                                                d->counter[relative_addr] + 0.5;
141                                    else
142                                            d->hz[relative_addr] = 0;
143                                    debug("[ 8253: counter %i set to %i (%i Hz) "
144                                        "]\n", relative_addr, d->counter[
145                                        relative_addr], d->hz[relative_addr]);
146                                    switch (relative_addr) {
147                                    case 0: if (d->timer0 == NULL)
148                                                    d->timer0 = timer_add(
149                                                        d->hz[0], timer0_tick, d);
150                                            else
151                                                    timer_update_frequency(
152                                                        d->timer0, d->hz[0]);
153                                            break;
154                                    case 1: fatal("TODO: DMA refresh?\n");
155                                            exit(1);
156                                    case 2: fatal("TODO: 8253 tone generation?\n");
157                                            break;
158                                    }
159                                    break;
160                            default:fatal("[ 8253: huh? writing to counter"
161                                        " %i but neither from msb nor lsb? ]\n",
162                                        relative_addr);
163                            }
164                  } else {                  } else {
165                          /*  TODO  */                          switch (d->mode_byte & 0x30) {
166                          /*  odata = 1;  */                          case I8253_TIMER_LSB:
167                          odata = random();                          case I8253_TIMER_16BIT:
168                                    odata = d->counter[relative_addr] & 0xff;
169                                    break;
170                            case I8253_TIMER_MSB:
171                                    odata = (d->counter[relative_addr] >> 8) & 0xff;
172                                    break;
173                            default:fatal("[ 8253: huh? reading from counter"
174                                        " %i but neither from msb nor lsb? ]\n",
175                                        relative_addr);
176                            }
177                  }                  }
178    
179                    /*  Switch from LSB to MSB, if accessing as 16-bit word:  */
180                    if ((d->mode_byte & 0x30) == I8253_TIMER_16BIT)
181                            d->mode_byte &= ~I8253_TIMER_LSB;
182    
183                  break;                  break;
184          case 0x03:  
185            case I8253_TIMER_MODE:
186                  if (writeflag == MEM_WRITE) {                  if (writeflag == MEM_WRITE) {
187                            d->mode_byte = idata;
188    
189                          d->counter_select = idata >> 6;                          d->counter_select = idata >> 6;
190                          /*  TODO: other bits  */                          if (d->counter_select > 2) {
191                                    debug("[ 8253: attempt to select counter 3,"
192                                        " which doesn't exist. ]\n");
193                                    d->counter_select = 0;
194                            }
195    
196                            d->mode[d->counter_select] = idata & 0x0e;
197    
198                            debug("[ 8253: select=%i mode=0x%x ",
199                                d->counter_select, d->mode[d->counter_select]);
200                            if (idata & 0x30) {
201                                    switch (idata & 0x30) {
202                                    case I8253_TIMER_LSB:
203                                            debug("LSB ");
204                                            break;
205                                    case I8253_TIMER_16BIT:
206                                            debug("LSB+");
207                                    case I8253_TIMER_MSB:
208                                            debug("MSB ");
209                                    }
210                            }
211                            debug("]\n");
212    
213                            if (idata & I8253_TIMER_BCD) {
214                                    fatal("[ 8253: BCD not yet implemented ]\n");
215                                    exit(1);
216                            }
217                  } else {                  } else {
218                          odata = d->counter_select << 6;                          debug("[ 8253: read; can this actually happen? ]\n");
219                            odata = d->mode_byte;
220                  }                  }
221                  break;                  break;
222          default:  
223                  if (writeflag == MEM_WRITE) {          default:if (writeflag == MEM_WRITE) {
224                          fatal("[ 8253: unimplemented write to address 0x%x"                          fatal("[ 8253: unimplemented write to address 0x%x"
225                              " data=0x%02x ]\n", (int)relative_addr, (int)idata);                              " data=0x%02x ]\n", (int)relative_addr, (int)idata);
226                  } else {                  } else {
227                          fatal("[ 8253: unimplemented read from address 0x%x "                          fatal("[ 8253: unimplemented read from address 0x%x "
228                              "]\n", (int)relative_addr);                              "]\n", (int)relative_addr);
229                  }                  }
230                    exit(1);
231          }          }
232    
233          if (writeflag == MEM_READ)          if (writeflag == MEM_READ)
# Line 123  DEVICE_ACCESS(8253) Line 239  DEVICE_ACCESS(8253)
239    
240  DEVINIT(8253)  DEVINIT(8253)
241  {  {
242          struct pit8253_data *d = malloc(sizeof(struct pit8253_data));          struct pit8253_data *d;
243    
244          if (d == NULL) {          CHECK_ALLOCATION(d = malloc(sizeof(struct pit8253_data)));
                 fprintf(stderr, "out of memory\n");  
                 exit(1);  
         }  
245          memset(d, 0, sizeof(struct pit8253_data));          memset(d, 0, sizeof(struct pit8253_data));
246          d->irq_nr = devinit->irq_nr;  
247          d->in_use = devinit->in_use;          d->in_use = devinit->in_use;
248    
249            INTERRUPT_CONNECT(devinit->interrupt_path, d->irq);
250    
251            /*  Don't cause interrupt, by default.  */
252            d->mode[0] = I8253_TIMER_RATEGEN;
253            d->mode[1] = I8253_TIMER_RATEGEN;
254            d->mode[2] = I8253_TIMER_RATEGEN;
255    
256            devinit->machine->isa_pic_data.pending_timer_interrupts =
257                &d->pending_interrupts_timer0;
258    
259          memory_device_register(devinit->machine->memory, devinit->name,          memory_device_register(devinit->machine->memory, devinit->name,
260              devinit->addr, DEV_8253_LENGTH, dev_8253_access, (void *)d,              devinit->addr, DEV_8253_LENGTH, dev_8253_access, (void *)d,
261              DM_DEFAULT, NULL);              DM_DEFAULT, NULL);
262    
263          machine_add_tickfunction(devinit->machine, dev_8253_tick,          machine_add_tickfunction(devinit->machine, dev_8253_tick,
264              d, TICK_SHIFT, 0.0);              d, TICK_SHIFT);
265    
266          return 1;          return 1;
267  }  }
Legend:
Removed from v.24  
changed lines
  Added in v.42
  ViewVC Help
Powered by ViewVC 1.1.26