/[gxemul]/trunk/src/cpus/cpu_ppc.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_ppc.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 18 by dpavlin, Mon Oct 8 16:19:11 2007 UTC revision 38 by dpavlin, Mon Oct 8 16:21:53 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_ppc.c,v 1.13 2005/10/22 17:24:21 debug Exp $   *  $Id: cpu_ppc.c,v 1.68 2007/03/26 02:01:36 debug Exp $
29   *   *
30   *  PowerPC/POWER CPU emulation.   *  PowerPC/POWER CPU emulation.
31   */   */
# Line 37  Line 37 
37    
38  #include "cpu.h"  #include "cpu.h"
39  #include "devices.h"  #include "devices.h"
40    #include "interrupt.h"
41  #include "machine.h"  #include "machine.h"
42  #include "memory.h"  #include "memory.h"
43  #include "misc.h"  #include "misc.h"
44    #include "of.h"
45  #include "opcodes_ppc.h"  #include "opcodes_ppc.h"
46    #include "ppc_bat.h"
47    #include "ppc_pte.h"
48    #include "ppc_spr.h"
49    #include "ppc_spr_strings.h"
50    #include "settings.h"
51  #include "symbol.h"  #include "symbol.h"
52    
53  #define DYNTRANS_DUALMODE_32  #define DYNTRANS_DUALMODE_32
54  #include "tmp_ppc_head.c"  #include "tmp_ppc_head.c"
55    
56    
57    void ppc_pc_to_pointers(struct cpu *);
58    void ppc32_pc_to_pointers(struct cpu *);
59    
60    void ppc_irq_interrupt_assert(struct interrupt *interrupt);
61    void ppc_irq_interrupt_deassert(struct interrupt *interrupt);
62    
63    
64  /*  /*
65   *  ppc_cpu_new():   *  ppc_cpu_new():
66   *   *
# Line 77  int ppc_cpu_new(struct cpu *cpu, struct Line 91  int ppc_cpu_new(struct cpu *cpu, struct
91    
92          cpu->memory_rw = ppc_memory_rw;          cpu->memory_rw = ppc_memory_rw;
93    
94          cpu->cd.ppc.cpu_type    = cpu_type_defs[found];          cpu->cd.ppc.cpu_type = cpu_type_defs[found];
95          cpu->name               = cpu->cd.ppc.cpu_type.name;          cpu->name            = cpu->cd.ppc.cpu_type.name;
96          cpu->byte_order         = EMUL_BIG_ENDIAN;          cpu->byte_order      = EMUL_BIG_ENDIAN;
97          cpu->cd.ppc.mode        = MODE_PPC;     /*  TODO  */          cpu->cd.ppc.mode     = MODE_PPC;        /*  TODO  */
98    
99          /*  Current operating mode:  */          /*  Current operating mode:  */
100          cpu->cd.ppc.bits = cpu->cd.ppc.cpu_type.bits;          cpu->cd.ppc.bits = cpu->cd.ppc.cpu_type.bits;
101          cpu->cd.ppc.pvr = cpu->cd.ppc.cpu_type.pvr;          cpu->cd.ppc.spr[SPR_PVR] = cpu->cd.ppc.cpu_type.pvr;
102    
103            /*  cpu->cd.ppc.msr = PPC_MSR_IR | PPC_MSR_DR |
104                PPC_MSR_SF | PPC_MSR_FP;  */
105    
106            cpu->cd.ppc.spr[SPR_IBAT0U] = 0x00001ffc | BAT_Vs;
107            cpu->cd.ppc.spr[SPR_IBAT0L] = 0x00000000 | BAT_PP_RW;
108            cpu->cd.ppc.spr[SPR_IBAT1U] = 0xc0001ffc | BAT_Vs;
109            cpu->cd.ppc.spr[SPR_IBAT1L] = 0x00000000 | BAT_PP_RW;
110            cpu->cd.ppc.spr[SPR_IBAT3U] = 0xf0001ffc | BAT_Vs;
111            cpu->cd.ppc.spr[SPR_IBAT3L] = 0xf0000000 | BAT_PP_RW;
112            cpu->cd.ppc.spr[SPR_DBAT0U] = 0x00001ffc | BAT_Vs;
113            cpu->cd.ppc.spr[SPR_DBAT0L] = 0x00000000 | BAT_PP_RW;
114            cpu->cd.ppc.spr[SPR_DBAT1U] = 0xc0001ffc | BAT_Vs;
115            cpu->cd.ppc.spr[SPR_DBAT1L] = 0x00000000 | BAT_PP_RW;
116            cpu->cd.ppc.spr[SPR_DBAT2U] = 0xe0001ffc | BAT_Vs;
117            cpu->cd.ppc.spr[SPR_DBAT2L] = 0xe0000000 | BAT_PP_RW;
118            cpu->cd.ppc.spr[SPR_DBAT3U] = 0xf0001ffc | BAT_Vs;
119            cpu->cd.ppc.spr[SPR_DBAT3L] = 0xf0000000 | BAT_PP_RW;
120    
121          cpu->is_32bit = (cpu->cd.ppc.bits == 32)? 1 : 0;          cpu->is_32bit = (cpu->cd.ppc.bits == 32)? 1 : 0;
122    
123          if (cpu->is_32bit) {          if (cpu->is_32bit) {
124                    cpu->run_instr = ppc32_run_instr;
125                  cpu->update_translation_table = ppc32_update_translation_table;                  cpu->update_translation_table = ppc32_update_translation_table;
126                  cpu->invalidate_translation_caches =                  cpu->invalidate_translation_caches =
127                      ppc32_invalidate_translation_caches;                      ppc32_invalidate_translation_caches;
128                  cpu->invalidate_code_translation =                  cpu->invalidate_code_translation =
129                      ppc32_invalidate_code_translation;                      ppc32_invalidate_code_translation;
130          } else {          } else {
131                    cpu->run_instr = ppc_run_instr;
132                  cpu->update_translation_table = ppc_update_translation_table;                  cpu->update_translation_table = ppc_update_translation_table;
133                  cpu->invalidate_translation_caches =                  cpu->invalidate_translation_caches =
134                      ppc_invalidate_translation_caches;                      ppc_invalidate_translation_caches;
# Line 102  int ppc_cpu_new(struct cpu *cpu, struct Line 136  int ppc_cpu_new(struct cpu *cpu, struct
136                      ppc_invalidate_code_translation;                      ppc_invalidate_code_translation;
137          }          }
138    
139          cpu->translate_address = ppc_translate_address;          cpu->translate_v2p = ppc_translate_v2p;
140    
141          /*  Only show name and caches etc for CPU nr 0 (in SMP machines):  */          /*  Only show name and caches etc for CPU nr 0 (in SMP machines):  */
142          if (cpu_id == 0) {          if (cpu_id == 0) {
# Line 128  int ppc_cpu_new(struct cpu *cpu, struct Line 162  int ppc_cpu_new(struct cpu *cpu, struct
162                  }                  }
163          }          }
164    
165          cpu->cd.ppc.pir = cpu_id;          cpu->cd.ppc.spr[SPR_PIR] = cpu_id;
166    
167          /*  Some default stack pointer value.  TODO: move this?  */          /*  Some default stack pointer value.  TODO: move this?  */
168          cpu->cd.ppc.gpr[1] = machine->physical_ram_in_mb * 1048576 - 4096;          cpu->cd.ppc.gpr[1] = machine->physical_ram_in_mb * 1048576 - 4096;
# Line 139  int ppc_cpu_new(struct cpu *cpu, struct Line 173  int ppc_cpu_new(struct cpu *cpu, struct
173          if (cpu->machine->prom_emulation)          if (cpu->machine->prom_emulation)
174                  cpu->cd.ppc.of_emul_addr = 0xfff00000;                  cpu->cd.ppc.of_emul_addr = 0xfff00000;
175    
176            /*  Add all register names to the settings:  */
177            CPU_SETTINGS_ADD_REGISTER64("pc", cpu->pc);
178            CPU_SETTINGS_ADD_REGISTER64("msr", cpu->cd.ppc.msr);
179            CPU_SETTINGS_ADD_REGISTER64("ctr", cpu->cd.ppc.spr[SPR_CTR]);
180            CPU_SETTINGS_ADD_REGISTER64("xer", cpu->cd.ppc.spr[SPR_XER]);
181            CPU_SETTINGS_ADD_REGISTER64("dec", cpu->cd.ppc.spr[SPR_DEC]);
182            CPU_SETTINGS_ADD_REGISTER64("hdec", cpu->cd.ppc.spr[SPR_HDEC]);
183            CPU_SETTINGS_ADD_REGISTER64("srr0", cpu->cd.ppc.spr[SPR_SRR0]);
184            CPU_SETTINGS_ADD_REGISTER64("srr1", cpu->cd.ppc.spr[SPR_SRR1]);
185            CPU_SETTINGS_ADD_REGISTER64("sdr1", cpu->cd.ppc.spr[SPR_SDR1]);
186            CPU_SETTINGS_ADD_REGISTER64("ibat0u", cpu->cd.ppc.spr[SPR_IBAT0U]);
187            CPU_SETTINGS_ADD_REGISTER64("ibat0l", cpu->cd.ppc.spr[SPR_IBAT0L]);
188            CPU_SETTINGS_ADD_REGISTER64("ibat1u", cpu->cd.ppc.spr[SPR_IBAT1U]);
189            CPU_SETTINGS_ADD_REGISTER64("ibat1l", cpu->cd.ppc.spr[SPR_IBAT1L]);
190            CPU_SETTINGS_ADD_REGISTER64("ibat2u", cpu->cd.ppc.spr[SPR_IBAT2U]);
191            CPU_SETTINGS_ADD_REGISTER64("ibat2l", cpu->cd.ppc.spr[SPR_IBAT2L]);
192            CPU_SETTINGS_ADD_REGISTER64("ibat3u", cpu->cd.ppc.spr[SPR_IBAT3U]);
193            CPU_SETTINGS_ADD_REGISTER64("ibat3l", cpu->cd.ppc.spr[SPR_IBAT3L]);
194            CPU_SETTINGS_ADD_REGISTER64("dbat0u", cpu->cd.ppc.spr[SPR_DBAT0U]);
195            CPU_SETTINGS_ADD_REGISTER64("dbat0l", cpu->cd.ppc.spr[SPR_DBAT0L]);
196            CPU_SETTINGS_ADD_REGISTER64("dbat1u", cpu->cd.ppc.spr[SPR_DBAT1U]);
197            CPU_SETTINGS_ADD_REGISTER64("dbat1l", cpu->cd.ppc.spr[SPR_DBAT1L]);
198            CPU_SETTINGS_ADD_REGISTER64("dbat2u", cpu->cd.ppc.spr[SPR_DBAT2U]);
199            CPU_SETTINGS_ADD_REGISTER64("dbat2l", cpu->cd.ppc.spr[SPR_DBAT2L]);
200            CPU_SETTINGS_ADD_REGISTER64("dbat3u", cpu->cd.ppc.spr[SPR_DBAT3U]);
201            CPU_SETTINGS_ADD_REGISTER64("dbat3l", cpu->cd.ppc.spr[SPR_DBAT3L]);
202            CPU_SETTINGS_ADD_REGISTER64("lr", cpu->cd.ppc.spr[SPR_LR]);
203            CPU_SETTINGS_ADD_REGISTER32("cr", cpu->cd.ppc.cr);
204            CPU_SETTINGS_ADD_REGISTER32("fpscr", cpu->cd.ppc.fpscr);
205            /*  Integer GPRs, floating point registers, and segment registers:  */
206            for (i=0; i<PPC_NGPRS; i++) {
207                    char tmpstr[5];
208                    snprintf(tmpstr, sizeof(tmpstr), "r%i", i);
209                    CPU_SETTINGS_ADD_REGISTER64(tmpstr, cpu->cd.ppc.gpr[i]);
210            }
211            for (i=0; i<PPC_NFPRS; i++) {
212                    char tmpstr[5];
213                    snprintf(tmpstr, sizeof(tmpstr), "f%i", i);
214                    CPU_SETTINGS_ADD_REGISTER64(tmpstr, cpu->cd.ppc.fpr[i]);
215            }
216            for (i=0; i<16; i++) {
217                    char tmpstr[5];
218                    snprintf(tmpstr, sizeof(tmpstr), "sr%i", i);
219                    CPU_SETTINGS_ADD_REGISTER32(tmpstr, cpu->cd.ppc.sr[i]);
220            }
221    
222            /*  Register the CPU as an interrupt handler:  */
223            {
224                    struct interrupt template;
225                    char name[150];
226                    snprintf(name, sizeof(name), "%s", cpu->path);
227                    memset(&template, 0, sizeof(template));
228                    template.line = 0;
229                    template.name = name;
230                    template.extra = cpu;
231                    template.interrupt_assert = ppc_irq_interrupt_assert;
232                    template.interrupt_deassert = ppc_irq_interrupt_deassert;
233                    interrupt_handler_register(&template);
234            }
235    
236          return 1;          return 1;
237  }  }
238    
# Line 203  void ppc_cpu_dumpinfo(struct cpu *cpu) Line 297  void ppc_cpu_dumpinfo(struct cpu *cpu)
297  /*  /*
298   *  reg_access_msr():   *  reg_access_msr():
299   */   */
300  void reg_access_msr(struct cpu *cpu, uint64_t *valuep, int writeflag)  void reg_access_msr(struct cpu *cpu, uint64_t *valuep, int writeflag,
301            int check_for_interrupts)
302  {  {
303            uint64_t old = cpu->cd.ppc.msr;
304    
305          if (valuep == NULL) {          if (valuep == NULL) {
306                  fatal("reg_access_msr(): NULL\n");                  fatal("reg_access_msr(): NULL\n");
307                  return;                  return;
308          }          }
309    
310          if (writeflag)          if (writeflag) {
311                  cpu->cd.ppc.msr = *valuep;                  cpu->cd.ppc.msr = *valuep;
312    
313                    /*  Switching between temporary and real gpr 0..3?  */
314                    if ((old & PPC_MSR_TGPR) != (cpu->cd.ppc.msr & PPC_MSR_TGPR)) {
315                            int i;
316                            for (i=0; i<PPC_N_TGPRS; i++) {
317                                    uint64_t t = cpu->cd.ppc.gpr[i];
318                                    cpu->cd.ppc.gpr[i] = cpu->cd.ppc.tgpr[i];
319                                    cpu->cd.ppc.tgpr[i] = t;
320                            }
321                    }
322    
323                    if (cpu->cd.ppc.msr & PPC_MSR_IP) {
324                            fatal("\n[ Reboot hack for NetBSD/prep. TODO: "
325                                "fix this. ]\n");
326                            cpu->running = 0;
327                    }
328            }
329    
330          /*  TODO: Is the little-endian bit writable?  */          /*  TODO: Is the little-endian bit writable?  */
331    
332          cpu->cd.ppc.msr &= ~PPC_MSR_LE;          cpu->cd.ppc.msr &= ~PPC_MSR_LE;
# Line 221  void reg_access_msr(struct cpu *cpu, uin Line 335  void reg_access_msr(struct cpu *cpu, uin
335    
336          if (!writeflag)          if (!writeflag)
337                  *valuep = cpu->cd.ppc.msr;                  *valuep = cpu->cd.ppc.msr;
338    
339            if (check_for_interrupts && cpu->cd.ppc.msr & PPC_MSR_EE) {
340                    if (cpu->cd.ppc.dec_intr_pending &&
341                        !(cpu->cd.ppc.cpu_type.flags & PPC_NO_DEC)) {
342                            ppc_exception(cpu, PPC_EXCEPTION_DEC);
343                            cpu->cd.ppc.dec_intr_pending = 0;
344                    } else if (cpu->cd.ppc.irq_asserted)
345                            ppc_exception(cpu, PPC_EXCEPTION_EI);
346            }
347    }
348    
349    
350    /*
351     *  ppc_exception():
352     */
353    void ppc_exception(struct cpu *cpu, int exception_nr)
354    {
355            /*  Save PC and MSR:  */
356            cpu->cd.ppc.spr[SPR_SRR0] = cpu->pc;
357    
358            if (exception_nr >= 0x10 && exception_nr <= 0x13)
359                    cpu->cd.ppc.spr[SPR_SRR1] = (cpu->cd.ppc.msr & 0xffff)
360                        | (cpu->cd.ppc.cr & 0xf0000000);
361            else
362                    cpu->cd.ppc.spr[SPR_SRR1] = (cpu->cd.ppc.msr & 0x87c0ffff);
363    
364            if (!quiet_mode)
365                    fatal("[ PPC Exception 0x%x; pc=0x%"PRIx64" ]\n", exception_nr,
366                        (long long)cpu->pc);
367    
368            /*  Disable External Interrupts, Recoverable Interrupt Mode,
369                and go to Supervisor mode  */
370            cpu->cd.ppc.msr &= ~(PPC_MSR_EE | PPC_MSR_RI | PPC_MSR_PR);
371    
372            cpu->pc = exception_nr * 0x100;
373            if (cpu->cd.ppc.msr & PPC_MSR_IP)
374                    cpu->pc += 0xfff00000ULL;
375    
376            if (cpu->is_32bit)
377                    ppc32_pc_to_pointers(cpu);
378            else
379                    ppc_pc_to_pointers(cpu);
380  }  }
381    
382    
# Line 246  void ppc_cpu_register_dump(struct cpu *c Line 402  void ppc_cpu_register_dump(struct cpu *c
402    
403                  debug("cpu%i: pc  = 0x", x);                  debug("cpu%i: pc  = 0x", x);
404                  if (bits32)                  if (bits32)
405                          debug("%08x", (int)cpu->pc);                          debug("%08"PRIx32, (uint32_t)cpu->pc);
406                  else                  else
407                          debug("%016llx", (long long)cpu->pc);                          debug("%016"PRIx64, (uint64_t)cpu->pc);
408                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");
409    
410                  debug("cpu%i: lr  = 0x", x);                  debug("cpu%i: lr  = 0x", x);
411                  if (bits32)                  if (bits32)
412                          debug("%08x", (int)cpu->cd.ppc.lr);                          debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_LR]);
413                  else                  else
414                          debug("%016llx", (long long)cpu->cd.ppc.lr);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_LR]);
415                  debug("  cr  = 0x%08x\n", (int)cpu->cd.ppc.cr);                  debug("  cr  = 0x%08"PRIx32, (uint32_t)cpu->cd.ppc.cr);
416    
                 debug("cpu%i: ctr = 0x", x);  
417                  if (bits32)                  if (bits32)
418                          debug("%08x", (int)cpu->cd.ppc.ctr);                          debug("  ");
419                  else                  else
420                          debug("%016llx", (long long)cpu->cd.ppc.ctr);                          debug("\ncpu%i: ", x);
421                    debug("ctr = 0x", x);
422                    if (bits32)
423                            debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_CTR]);
424                    else
425                            debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_CTR]);
426    
427                  debug("  xer = 0x", x);                  debug("  xer = 0x", x);
428                  if (bits32)                  if (bits32)
429                          debug("%08x\n", (int)cpu->cd.ppc.xer);                          debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_XER]);
430                  else                  else
431                          debug("%016llx\n", (long long)cpu->cd.ppc.xer);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_XER]);
432    
433                    debug("\n");
434    
435                  if (bits32) {                  if (bits32) {
436                          /*  32-bit:  */                          /*  32-bit:  */
# Line 294  void ppc_cpu_register_dump(struct cpu *c Line 456  void ppc_cpu_register_dump(struct cpu *c
456                  }                  }
457    
458                  /*  Other special registers:  */                  /*  Other special registers:  */
459                  debug("cpu%i: srr0 = 0x%016llx  srr1 = 0x%016llx\n", x,                  if (bits32) {
460                      (long long)cpu->cd.ppc.srr0, (long long)cpu->cd.ppc.srr1);                          debug("cpu%i: srr0 = 0x%08x srr1 = 0x%08x\n", x,
461                  reg_access_msr(cpu, &tmp, 0);                              (int)cpu->cd.ppc.spr[SPR_SRR0],
462                  debug("cpu%i: msr = 0x%016llx  ", x, (long long)tmp);                              (int)cpu->cd.ppc.spr[SPR_SRR1]);
463                  debug("tb  = 0x%08x%08x\n",                  } else {
464                      (int)cpu->cd.ppc.tbu, (int)cpu->cd.ppc.tbl);                          debug("cpu%i: srr0 = 0x%016llx  srr1 = 0x%016llx\n", x,
465                  debug("cpu%i: dec = 0x%08x  hdec = 0x%08x\n",                              (long long)cpu->cd.ppc.spr[SPR_SRR0],
466                      x, (int)cpu->cd.ppc.dec, (int)cpu->cd.ppc.hdec);                              (long long)cpu->cd.ppc.spr[SPR_SRR1]);
467                    }
468                    debug("cpu%i: msr = ", x);
469                    reg_access_msr(cpu, &tmp, 0, 0);
470                    if (bits32)
471                            debug("0x%08x  ", (int)tmp);
472                    else
473                            debug("0x%016llx  ", (long long)tmp);
474                    debug("tb  = 0x%08x%08x\n", (int)cpu->cd.ppc.spr[SPR_TBU],
475                        (int)cpu->cd.ppc.spr[SPR_TBL]);
476                    debug("cpu%i: dec = 0x%08x", x, (int)cpu->cd.ppc.spr[SPR_DEC]);
477                    if (!bits32)
478                            debug("  hdec = 0x%08x\n",
479                                (int)cpu->cd.ppc.spr[SPR_HDEC]);
480                    debug("\n");
481          }          }
482    
483          if (coprocs & 1) {          if (coprocs & 1) {
# Line 323  void ppc_cpu_register_dump(struct cpu *c Line 499  void ppc_cpu_register_dump(struct cpu *c
499    
500          if (coprocs & 2) {          if (coprocs & 2) {
501                  debug("cpu%i:  sdr1 = 0x%llx\n", x,                  debug("cpu%i:  sdr1 = 0x%llx\n", x,
502                      (long long)cpu->cd.ppc.sdr1);                      (long long)cpu->cd.ppc.spr[SPR_SDR1]);
503                  for (i=0; i<4; i++)                  if (cpu->cd.ppc.cpu_type.flags & PPC_601)
504                          debug("cpu%i:  ibat%iu = 0x%08x  ibat%il = 0x%08x\n",                          debug("cpu%i:  PPC601-style, TODO!\n");
505                              x, i, cpu->cd.ppc.ibat_u[i],                  else {
506                              i, cpu->cd.ppc.ibat_l[i]);                          for (i=0; i<8; i++) {
507                  for (i=0; i<4; i++)                                  int spr = SPR_IBAT0U + i*2;
508                          debug("cpu%i:  dbat%iu = 0x%08x  dbat%il = 0x%08x\n",                                  uint32_t upper = cpu->cd.ppc.spr[spr];
509                              x, i, cpu->cd.ppc.dbat_u[i],                                  uint32_t lower = cpu->cd.ppc.spr[spr+1];
510                              i, cpu->cd.ppc.dbat_l[i]);                                  uint32_t len = (((upper & BAT_BL) << 15)
511                                        | 0x1ffff) + 1;
512                                    debug("cpu%i:  %sbat%i: u=0x%08x l=0x%08x ",
513                                        x, i<4? "i" : "d", i&3, upper, lower);
514                                    if (!(upper & BAT_V)) {
515                                            debug(" (not valid)\n");
516                                            continue;
517                                    }
518                                    if (len < 1048576)
519                                            debug(" (%i KB, ", len >> 10);
520                                    else
521                                            debug(" (%i MB, ", len >> 20);
522                                    if (upper & BAT_Vu)
523                                            debug("user, ");
524                                    if (upper & BAT_Vs)
525                                            debug("supervisor, ");
526                                    if (lower & (BAT_W | BAT_I | BAT_M | BAT_G))
527                                            debug("%s%s%s%s, ",
528                                                lower & BAT_W? "W" : "",
529                                                lower & BAT_I? "I" : "",
530                                                lower & BAT_M? "M" : "",
531                                                lower & BAT_G? "G" : "");
532                                    switch (lower & BAT_PP) {
533                                    case BAT_PP_NONE: debug("NO access"); break;
534                                    case BAT_PP_RO_S: debug("read-only, soft");
535                                                      break;
536                                    case BAT_PP_RO:   debug("read-only"); break;
537                                    case BAT_PP_RW:   debug("read/write"); break;
538                                    }
539                                    debug(")\n");
540                            }
541                    }
542          }          }
 }  
   
   
 /*  
  *  ppc_cpu_register_match():  
  */  
 void ppc_cpu_register_match(struct machine *m, char *name,  
         int writeflag, uint64_t *valuep, int *match_register)  
 {  
         int cpunr = 0;  
543    
544          /*  CPU number:  */          if (coprocs & 4) {
545                    for (i=0; i<16; i++) {
546          /*  TODO  */                          uint32_t s = cpu->cd.ppc.sr[i];
547                            debug("cpu%i:", x);
548          /*  Register name:  */                          debug("  sr%-2i = 0x%08x", i, (int)s);
549          if (strcasecmp(name, "pc") == 0) {                          s &= (SR_TYPE | SR_SUKEY | SR_PRKEY | SR_NOEXEC);
550                  if (writeflag) {                          if (s != 0) {
551                          m->cpus[cpunr]->pc = *valuep;                                  debug("  (");
552                  } else                                  if (s & SR_TYPE) {
553                          *valuep = m->cpus[cpunr]->pc;                                          debug("NON-memory type");
554                  *match_register = 1;                                          s &= ~SR_TYPE;
555          } else if (strcasecmp(name, "msr") == 0) {                                          if (s != 0)
556                  if (writeflag)                                                  debug(", ");
557                          m->cpus[cpunr]->cd.ppc.msr = *valuep;                                  }
558                  else                                  if (s & SR_SUKEY) {
559                          *valuep = m->cpus[cpunr]->cd.ppc.msr;                                          debug("supervisor-key");
560                  *match_register = 1;                                          s &= ~SR_SUKEY;
561          } else if (strcasecmp(name, "lr") == 0) {                                          if (s != 0)
562                  if (writeflag)                                                  debug(", ");
563                          m->cpus[cpunr]->cd.ppc.lr = *valuep;                                  }
564                  else                                  if (s & SR_PRKEY) {
565                          *valuep = m->cpus[cpunr]->cd.ppc.lr;                                          debug("user-key");
566                  *match_register = 1;                                          s &= ~SR_PRKEY;
567          } else if (strcasecmp(name, "cr") == 0) {                                          if (s != 0)
568                  if (writeflag)                                                  debug(", ");
569                          m->cpus[cpunr]->cd.ppc.cr = *valuep;                                  }
570                  else                                  if (s & SR_NOEXEC)
571                          *valuep = m->cpus[cpunr]->cd.ppc.cr;                                          debug("NOEXEC");
572                  *match_register = 1;                                  debug(")");
573          } else if (strcasecmp(name, "dec") == 0) {                          }
574                  if (writeflag)                          debug("\n");
                         m->cpus[cpunr]->cd.ppc.dec = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.dec;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "hdec") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.hdec = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.hdec;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "ctr") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.ctr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.ctr;  
                 *match_register = 1;  
         } else if (name[0] == 'r' && isdigit((int)name[1])) {  
                 int nr = atoi(name + 1);  
                 if (nr >= 0 && nr < PPC_NGPRS) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.ppc.gpr[nr] = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.ppc.gpr[nr];  
                         *match_register = 1;  
                 }  
         } else if (strcasecmp(name, "xer") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.xer = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.xer;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "fpscr") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.fpscr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.fpscr;  
                 *match_register = 1;  
         } else if (name[0] == 'f' && isdigit((int)name[1])) {  
                 int nr = atoi(name + 1);  
                 if (nr >= 0 && nr < PPC_NFPRS) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.ppc.fpr[nr] = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.ppc.fpr[nr];  
                         *match_register = 1;  
575                  }                  }
576          }          }
577  }  }
578    
579    
580  /*  /*
  *  ppc_cpu_show_full_statistics():  
  *  
  *  Show detailed statistics on opcode usage on each cpu.  
  */  
 void ppc_cpu_show_full_statistics(struct machine *m)  
 {  
         fatal("ppc_cpu_show_full_statistics(): TODO\n");  
 }  
   
   
 /*  
581   *  ppc_cpu_tlbdump():   *  ppc_cpu_tlbdump():
582   *   *
583   *  Called from the debugger to dump the TLB in a readable format.   *  Not currently used for PPC.
  *  x is the cpu number to dump, or -1 to dump all CPUs.  
  *  
  *  If rawflag is nonzero, then the TLB contents isn't formated nicely,  
  *  just dumped.  
584   */   */
585  void ppc_cpu_tlbdump(struct machine *m, int x, int rawflag)  void ppc_cpu_tlbdump(struct machine *m, int x, int rawflag)
586  {  {
         fatal("ppc_cpu_tlbdump(): TODO\n");  
587  }  }
588    
589    
590  /*  /*
591   *  ppc_cpu_interrupt():   *  ppc_irq_interrupt_assert():
592   */   */
593  int ppc_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)  void ppc_irq_interrupt_assert(struct interrupt *interrupt)
594  {  {
595          fatal("ppc_cpu_interrupt(): TODO\n");          struct cpu *cpu = (struct cpu *) interrupt->extra;
596          return 0;          cpu->cd.ppc.irq_asserted = 1;
597  }  }
598    
599    
600  /*  /*
601   *  ppc_cpu_interrupt_ack():   *  ppc_irq_interrupt_deassert():
602   */   */
603  int ppc_cpu_interrupt_ack(struct cpu *cpu, uint64_t irq_nr)  void ppc_irq_interrupt_deassert(struct interrupt *interrupt)
604  {  {
605          /*  fatal("ppc_cpu_interrupt_ack(): TODO\n");  */          struct cpu *cpu = (struct cpu *) interrupt->extra;
606          return 0;          cpu->cd.ppc.irq_asserted = 0;
607  }  }
608    
609    
# Line 484  int ppc_cpu_interrupt_ack(struct cpu *cp Line 620  int ppc_cpu_interrupt_ack(struct cpu *cp
620   *  cpu->pc for relative addresses.   *  cpu->pc for relative addresses.
621   */   */
622  int ppc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,  int ppc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,
623          int running, uint64_t dumpaddr, int bintrans)          int running, uint64_t dumpaddr)
624  {  {
625          int hi6, xo, lev, rt, rs, ra, rb, imm, sh, me, rc, l_bit, oe_bit;          int hi6, xo, lev, rt, rs, ra, rb, imm, sh, me, rc, l_bit, oe_bit;
626          int spr, aa_bit, lk_bit, bf, bh, bi, bo, mb, nb, bt, ba, bb, fpreg;          int spr, aa_bit, lk_bit, bf, bh, bi, bo, mb, nb, bt, ba, bb, fpreg;
# Line 523  int ppc_cpu_disassemble_instr(struct cpu Line 659  int ppc_cpu_disassemble_instr(struct cpu
659          hi6 = iword >> 26;          hi6 = iword >> 26;
660    
661          switch (hi6) {          switch (hi6) {
662            case 0x4:
663                    debug("ALTIVEC TODO");
664                    /*  vxor etc  */
665                    break;
666          case PPC_HI6_MULLI:          case PPC_HI6_MULLI:
667          case PPC_HI6_SUBFIC:          case PPC_HI6_SUBFIC:
668                  rt = (iword >> 21) & 31;                  rt = (iword >> 21) & 31;
# Line 715  int ppc_cpu_disassemble_instr(struct cpu Line 855  int ppc_cpu_disassemble_instr(struct cpu
855                          debug("unimplemented hi6_19, xo = 0x%x", xo);                          debug("unimplemented hi6_19, xo = 0x%x", xo);
856                  }                  }
857                  break;                  break;
858            case PPC_HI6_RLWNM:
859          case PPC_HI6_RLWIMI:          case PPC_HI6_RLWIMI:
860          case PPC_HI6_RLWINM:          case PPC_HI6_RLWINM:
861                  rs = (iword >> 21) & 31;                  rs = (iword >> 21) & 31;
862                  ra = (iword >> 16) & 31;                  ra = (iword >> 16) & 31;
863                  sh = (iword >> 11) & 31;                  sh = (iword >> 11) & 31;        /*  actually rb for rlwnm  */
864                  mb = (iword >> 6) & 31;                  mb = (iword >> 6) & 31;
865                  me = (iword >> 1) & 31;                  me = (iword >> 1) & 31;
866                  rc = iword & 1;                  rc = iword & 1;
867                  switch (hi6) {                  switch (hi6) {
868                    case PPC_HI6_RLWNM:
869                            mnem = power? "rlnm" : "rlwnm"; break;
870                  case PPC_HI6_RLWIMI:                  case PPC_HI6_RLWIMI:
871                          mnem = power? "rlimi" : "rlwimi"; break;                          mnem = power? "rlimi" : "rlwimi"; break;
872                  case PPC_HI6_RLWINM:                  case PPC_HI6_RLWINM:
873                          mnem = power? "rlinm" : "rlwinm"; break;                          mnem = power? "rlinm" : "rlwinm"; break;
874                  }                  }
875                  debug("%s%s\tr%i,r%i,%i,%i,%i",                  debug("%s%s\tr%i,r%i,%s%i,%i,%i",
876                      mnem, rc?".":"", ra, rs, sh, mb, me);                      mnem, rc?".":"", ra, rs,
877                        hi6 == PPC_HI6_RLWNM? "r" : "",
878                        sh, mb, me);
879                  break;                  break;
880          case PPC_HI6_ORI:          case PPC_HI6_ORI:
881          case PPC_HI6_ORIS:          case PPC_HI6_ORIS:
# Line 769  int ppc_cpu_disassemble_instr(struct cpu Line 914  int ppc_cpu_disassemble_instr(struct cpu
914          case PPC_HI6_30:          case PPC_HI6_30:
915                  xo = (iword >> 2) & 7;                  xo = (iword >> 2) & 7;
916                  switch (xo) {                  switch (xo) {
917                    case PPC_30_RLDICL:
918                  case PPC_30_RLDICR:                  case PPC_30_RLDICR:
919                    case PPC_30_RLDIMI:     /*  mb, not me  */
920                            mnem = NULL;
921                            switch (xo) {
922                            case PPC_30_RLDICL: mnem = "rldicl"; break;
923                            case PPC_30_RLDICR: mnem = "rldicr"; break;
924                            case PPC_30_RLDIMI: mnem = "rldimi"; break;
925                            }
926                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
927                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
928                          sh = ((iword >> 11) & 31) | ((iword & 2) << 4);                          sh = ((iword >> 11) & 31) | ((iword & 2) << 4);
929                          me = ((iword >> 6) & 31) | (iword & 0x20);                          me = ((iword >> 6) & 31) | (iword & 0x20);
930                          rc = iword & 1;                          rc = iword & 1;
931                          debug("rldicr%s\tr%i,r%i,%i,%i",                          debug("%s%s\tr%i,r%i,%i,%i",
932                              rc?".":"", ra, rs, sh, me);                              mnem, rc?".":"", ra, rs, sh, me);
933                          break;                          break;
934                  default:                  default:
935                          debug("unimplemented hi6_30, xo = 0x%x", xo);                          debug("unimplemented hi6_30, xo = 0x%x", xo);
# Line 836  int ppc_cpu_disassemble_instr(struct cpu Line 989  int ppc_cpu_disassemble_instr(struct cpu
989                  case PPC_31_LDARX:                  case PPC_31_LDARX:
990                  case PPC_31_LBZX:                  case PPC_31_LBZX:
991                  case PPC_31_LBZUX:                  case PPC_31_LBZUX:
992                    case PPC_31_LHAX:
993                    case PPC_31_LHAUX:
994                  case PPC_31_LHZX:                  case PPC_31_LHZX:
995                  case PPC_31_LHZUX:                  case PPC_31_LHZUX:
996                  case PPC_31_LWZX:                  case PPC_31_LWZX:
997                  case PPC_31_LWZUX:                  case PPC_31_LWZUX:
998                    case PPC_31_LHBRX:
999                    case PPC_31_LWBRX:
1000                    case PPC_31_LFDX:
1001                    case PPC_31_LFSX:
1002                  case PPC_31_STWCX_DOT:                  case PPC_31_STWCX_DOT:
1003                  case PPC_31_STDCX_DOT:                  case PPC_31_STDCX_DOT:
1004                  case PPC_31_STBX:                  case PPC_31_STBX:
# Line 850  int ppc_cpu_disassemble_instr(struct cpu Line 1009  int ppc_cpu_disassemble_instr(struct cpu
1009                  case PPC_31_STWUX:                  case PPC_31_STWUX:
1010                  case PPC_31_STDX:                  case PPC_31_STDX:
1011                  case PPC_31_STDUX:                  case PPC_31_STDUX:
1012                    case PPC_31_STHBRX:
1013                    case PPC_31_STWBRX:
1014                    case PPC_31_STFDX:
1015                    case PPC_31_STFSX:
1016                          /*  rs for stores, rt for loads, actually  */                          /*  rs for stores, rt for loads, actually  */
1017                          load = 0; wlen = 0;                          load = 0; wlen = 0; fpreg = 0;
1018                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1019                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1020                          rb = (iword >> 11) & 31;                          rb = (iword >> 11) & 31;
# Line 860  int ppc_cpu_disassemble_instr(struct cpu Line 1023  int ppc_cpu_disassemble_instr(struct cpu
1023                          case PPC_31_LDARX: wlen=8;load=1; mnem = "ldarx"; break;                          case PPC_31_LDARX: wlen=8;load=1; mnem = "ldarx"; break;
1024                          case PPC_31_LBZX:  wlen=1;load=1; mnem = "lbzx"; break;                          case PPC_31_LBZX:  wlen=1;load=1; mnem = "lbzx"; break;
1025                          case PPC_31_LBZUX: wlen=1;load=1; mnem = "lbzux"; break;                          case PPC_31_LBZUX: wlen=1;load=1; mnem = "lbzux"; break;
1026                            case PPC_31_LHAX:  wlen=2;load=1; mnem = "lhax"; break;
1027                            case PPC_31_LHAUX: wlen=2;load=1; mnem = "lhaux"; break;
1028                          case PPC_31_LHZX:  wlen=2;load=1; mnem = "lhzx"; break;                          case PPC_31_LHZX:  wlen=2;load=1; mnem = "lhzx"; break;
1029                          case PPC_31_LHZUX: wlen=2;load=1; mnem = "lhzux"; break;                          case PPC_31_LHZUX: wlen=2;load=1; mnem = "lhzux"; break;
1030                          case PPC_31_LWZX:  wlen = 4; load = 1;                          case PPC_31_LWZX:  wlen = 4; load = 1;
# Line 868  int ppc_cpu_disassemble_instr(struct cpu Line 1033  int ppc_cpu_disassemble_instr(struct cpu
1033                          case PPC_31_LWZUX: wlen = 4; load = 1;                          case PPC_31_LWZUX: wlen = 4; load = 1;
1034                                  mnem = power? "lux":"lwzux";                                  mnem = power? "lux":"lwzux";
1035                                  break;                                  break;
1036                            case PPC_31_LFDX: fpreg = 1; wlen = 8; load = 1;
1037                                    mnem = "lfdx"; break;
1038                            case PPC_31_LFSX: fpreg = 1; wlen = 4; load = 1;
1039                                    mnem = "lfsx"; break;
1040                          case PPC_31_STWCX_DOT: wlen=4; mnem = "stwcx."; break;                          case PPC_31_STWCX_DOT: wlen=4; mnem = "stwcx."; break;
1041                          case PPC_31_STDCX_DOT: wlen=8; mnem = "stdcx."; break;                          case PPC_31_STDCX_DOT: wlen=8; mnem = "stdcx."; break;
1042                          case PPC_31_STBX:  wlen=1; mnem = "stbx"; break;                          case PPC_31_STBX:  wlen=1; mnem = "stbx"; break;
# Line 882  int ppc_cpu_disassemble_instr(struct cpu Line 1051  int ppc_cpu_disassemble_instr(struct cpu
1051                                  break;                                  break;
1052                          case PPC_31_STDX:  wlen = 8; mnem = "stdx"; break;                          case PPC_31_STDX:  wlen = 8; mnem = "stdx"; break;
1053                          case PPC_31_STDUX: wlen = 8; mnem = "stdux"; break;                          case PPC_31_STDUX: wlen = 8; mnem = "stdux"; break;
1054                            case PPC_31_LHBRX:  wlen = 2; mnem = "lhbrx"; break;
1055                            case PPC_31_LWBRX:  wlen = 4; mnem = power?
1056                                                "lbrx" : "lwbrx"; break;
1057                            case PPC_31_STHBRX: wlen = 2; mnem = "sthbrx"; break;
1058                            case PPC_31_STWBRX: wlen = 4; mnem = power?
1059                                                "stbrx" : "stwbrx"; break;
1060                            case PPC_31_STFDX: fpreg = 1; wlen = 8;
1061                                    mnem = "stfdx"; break;
1062                            case PPC_31_STFSX: fpreg = 1; wlen = 4;
1063                                    mnem = "stfsx"; break;
1064                          }                          }
1065                          debug("%s\tr%i,r%i,r%i", mnem, rs, ra, rb);                          debug("%s\t%s%i,r%i,r%i", mnem,
1066                                fpreg? "f" : "r", rs, ra, rb);
1067                          if (!running)                          if (!running)
1068                                  break;                                  break;
1069                          addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) +                          addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) +
1070                              cpu->cd.ppc.gpr[rb];                              cpu->cd.ppc.gpr[rb];
1071                            if (cpu->cd.ppc.bits == 32)
1072                                    addr &= 0xffffffff;
1073                          symbol = get_symbol_name(&cpu->machine->symbol_context,                          symbol = get_symbol_name(&cpu->machine->symbol_context,
1074                              addr, &offset);                              addr, &offset);
1075                          if (symbol != NULL)                          if (symbol != NULL)
1076                                  debug(" \t<%s", symbol);                                  debug(" \t<%s", symbol);
1077                          else                          else
1078                                  debug(" \t<0x%llx", (long long)addr);                                  debug(" \t<0x%llx", (long long)addr);
1079                          if (wlen > 0) {                          if (wlen > 0 && !fpreg /* && !reverse */) {
1080                                  /*  TODO  */                                  /*  TODO  */
1081                          }                          }
1082                          debug(">");                          debug(">");
# Line 911  int ppc_cpu_disassemble_instr(struct cpu Line 1093  int ppc_cpu_disassemble_instr(struct cpu
1093                          }                          }
1094                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);
1095                          break;                          break;
1096                    case PPC_31_WRTEEI:
1097                            debug("wrteei\t%i", iword & 0x8000? 1 : 0);
1098                            break;
1099                    case PPC_31_MTMSRD:
1100                            /*  TODO: Just a guess based on MTMSR  */
1101                            rs = (iword >> 21) & 31;
1102                            l_bit = (iword >> 16) & 1;
1103                            debug("mtmsrd\tr%i", rs);
1104                            if (l_bit)
1105                                    debug(",%i", l_bit);
1106                            break;
1107                  case PPC_31_ADDZE:                  case PPC_31_ADDZE:
1108                  case PPC_31_ADDZEO:                  case PPC_31_ADDZEO:
1109                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
# Line 928  int ppc_cpu_disassemble_instr(struct cpu Line 1121  int ppc_cpu_disassemble_instr(struct cpu
1121                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);
1122                          break;                          break;
1123                  case PPC_31_MTSR:                  case PPC_31_MTSR:
1124                          /*  Move to segment register  */                  case PPC_31_MFSR:
1125                            /*  Move to/from segment register  */
1126                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1127                          ra = (iword >> 16) & 15;        /*  actually: sr  */                          ra = (iword >> 16) & 15;        /*  actually: sr  */
1128                          debug("mtsr\t%i,r%i", ra, rt);                          switch (xo) {
1129                            case PPC_31_MTSR:  mnem = "mtsr"; break;
1130                            case PPC_31_MFSR:  mnem = "mfsr"; break;
1131                            }
1132                            debug("%s\tr%i,%i", mnem, rt, ra);
1133                          break;                          break;
1134                  case PPC_31_MTSRIN:                  case PPC_31_MTSRIN:
1135                  case PPC_31_MFSRIN:                  case PPC_31_MFSRIN:
# Line 962  int ppc_cpu_disassemble_instr(struct cpu Line 1160  int ppc_cpu_disassemble_instr(struct cpu
1160                  case PPC_31_SUBFCO:                  case PPC_31_SUBFCO:
1161                  case PPC_31_SUBFE:                  case PPC_31_SUBFE:
1162                  case PPC_31_SUBFEO:                  case PPC_31_SUBFEO:
1163                    case PPC_31_SUBFME:
1164                    case PPC_31_SUBFMEO:
1165                  case PPC_31_SUBFZE:                  case PPC_31_SUBFZE:
1166                  case PPC_31_SUBFZEO:                  case PPC_31_SUBFZEO:
1167                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
# Line 1007  int ppc_cpu_disassemble_instr(struct cpu Line 1207  int ppc_cpu_disassemble_instr(struct cpu
1207                          case PPC_31_SUBF:   mnem = "subf"; break;                          case PPC_31_SUBF:   mnem = "subf"; break;
1208                          case PPC_31_SUBFO:  mnem = "subfo"; break;                          case PPC_31_SUBFO:  mnem = "subfo"; break;
1209                          case PPC_31_SUBFC:                          case PPC_31_SUBFC:
1210                                  mnem = power? "sf" : "subfc";                                  mnem = power? "sf" : "subfc"; break;
                                 break;  
1211                          case PPC_31_SUBFCO:                          case PPC_31_SUBFCO:
1212                                  mnem = power? "sfo" : "subfco";                                  mnem = power? "sfo" : "subfco"; break;
                                 break;  
1213                          case PPC_31_SUBFE:                          case PPC_31_SUBFE:
1214                                  mnem = power? "sfe" : "subfe";                                  mnem = power? "sfe" : "subfe"; break;
                                 break;  
1215                          case PPC_31_SUBFEO:                          case PPC_31_SUBFEO:
1216                                  mnem = power? "sfeo" : "subfeo";                                  mnem = power? "sfeo" : "subfeo"; break;
1217                                  break;                          case PPC_31_SUBFME:
1218                                    mnem = power? "sfme" : "subfme"; break;
1219                            case PPC_31_SUBFMEO:
1220                                    mnem = power? "sfmeo" : "subfmeo"; break;
1221                          case PPC_31_SUBFZE:                          case PPC_31_SUBFZE:
1222                                  mnem = power? "sfze" : "subfze";                                  mnem = power? "sfze" : "subfze";
1223                                  no_rb = 1;                                  no_rb = 1;
# Line 1035  int ppc_cpu_disassemble_instr(struct cpu Line 1235  int ppc_cpu_disassemble_instr(struct cpu
1235                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1236                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);
1237                          switch (spr) {                          switch (spr) {
1238                            /*  Some very common ones:  */
1239                          case 8:    debug("mflr\tr%i", rt); break;                          case 8:    debug("mflr\tr%i", rt); break;
1240                          case 9:    debug("mfctr\tr%i", rt); break;                          case 9:    debug("mfctr\tr%i", rt); break;
                         case 26:   debug("mfsrr0\tr%i", rt); break;  
                         case 27:   debug("mfsrr1\tr%i", rt); break;  
                         case 272:  debug("mfsprg\t0,r%i", rt); break;  
                         case 273:  debug("mfsprg\t1,r%i", rt); break;  
                         case 274:  debug("mfsprg\t2,r%i", rt); break;  
                         case 275:  debug("mfsprg\t3,r%i", rt); break;  
                         case 287:  debug("mfpvr\tr%i", rt); break;  
                         /*  TODO: 1008 = hid0?  */  
                         case 1008: debug("mfdbsr\tr%i", rt); break;  
                         case 1009: debug("mfhid1\tr%i", rt); break;  
                         case 1017: debug("mfl2cr\tr%i", rt); break;  
                         case 1018: debug("mfl3cr\tr%i", rt); break;  
1241                          default:debug("mfspr\tr%i,spr%i", rt, spr);                          default:debug("mfspr\tr%i,spr%i", rt, spr);
1242                          }                          }
1243                            if (spr == 8 || spr == 9)
1244                                    debug("\t");
1245                            debug("\t<%s%s", running? "read from " : "",
1246                                ppc_spr_names[spr]==NULL? "?" : ppc_spr_names[spr]);
1247                            if (running) {
1248                                    if (cpu->cd.ppc.bits == 32)
1249                                            debug(": 0x%x", (int)
1250                                                cpu->cd.ppc.spr[spr]);
1251                                    else
1252                                            debug(": 0x%llx", (long long)
1253                                                cpu->cd.ppc.spr[spr]);
1254                            }
1255                            debug(">");
1256                            break;
1257                    case PPC_31_TLBIA:
1258                            debug("tlbia");
1259                            break;
1260                    case PPC_31_SLBIA:
1261                            debug("slbia");
1262                            break;
1263                    case PPC_31_TLBLD:
1264                    case PPC_31_TLBLI:
1265                            rb = (iword >> 11) & 31;
1266                            debug("tlbl%s\tr%i", xo == PPC_31_TLBLD? "d" : "i", rb);
1267                          break;                          break;
1268                  case PPC_31_TLBIE:                  case PPC_31_TLBIE:
1269                          /*  TODO: what is ra? The IBM online docs didn't say  */                          /*  TODO: what is ra? The IBM online docs didn't say  */
# Line 1061  int ppc_cpu_disassemble_instr(struct cpu Line 1274  int ppc_cpu_disassemble_instr(struct cpu
1274                          else                          else
1275                                  debug("tlbie\tr%i", rb);                                  debug("tlbie\tr%i", rb);
1276                          break;                          break;
1277                    case PPC_31_TLBSX_DOT:
1278                            rs = (iword >> 21) & 31;
1279                            ra = (iword >> 16) & 31;
1280                            rb = (iword >> 11) & 31;
1281                            debug("tlbsx.\tr%i,r%i,r%i", rs, ra, rb);
1282                            break;
1283                  case PPC_31_TLBSYNC:                  case PPC_31_TLBSYNC:
1284                          debug("tlbsync");                          debug("tlbsync");
1285                          break;                          break;
# Line 1105  int ppc_cpu_disassemble_instr(struct cpu Line 1324  int ppc_cpu_disassemble_instr(struct cpu
1324                          debug("%s\tr%i,r%i", mnem, ra, rb);                          debug("%s\tr%i,r%i", mnem, ra, rb);
1325                          break;                          break;
1326                  case PPC_31_SLW:                  case PPC_31_SLW:
1327                    case PPC_31_SLD:
1328                  case PPC_31_SRAW:                  case PPC_31_SRAW:
1329                  case PPC_31_SRW:                  case PPC_31_SRW:
1330                  case PPC_31_AND:                  case PPC_31_AND:
1331                  case PPC_31_ANDC:                  case PPC_31_ANDC:
1332                  case PPC_31_NOR:                  case PPC_31_NOR:
1333                    case PPC_31_EQV:
1334                  case PPC_31_OR:                  case PPC_31_OR:
1335                  case PPC_31_ORC:                  case PPC_31_ORC:
1336                  case PPC_31_XOR:                  case PPC_31_XOR:
# Line 1124  int ppc_cpu_disassemble_instr(struct cpu Line 1345  int ppc_cpu_disassemble_instr(struct cpu
1345                                  switch (xo) {                                  switch (xo) {
1346                                  case PPC_31_SLW:  mnem =                                  case PPC_31_SLW:  mnem =
1347                                          power? "sl" : "slw"; break;                                          power? "sl" : "slw"; break;
1348                                    case PPC_31_SLD:  mnem = "sld"; break;
1349                                  case PPC_31_SRAW:  mnem =                                  case PPC_31_SRAW:  mnem =
1350                                          power? "sra" : "sraw"; break;                                          power? "sra" : "sraw"; break;
1351                                  case PPC_31_SRW:  mnem =                                  case PPC_31_SRW:  mnem =
# Line 1132  int ppc_cpu_disassemble_instr(struct cpu Line 1354  int ppc_cpu_disassemble_instr(struct cpu
1354                                  case PPC_31_NAND: mnem = "nand"; break;                                  case PPC_31_NAND: mnem = "nand"; break;
1355                                  case PPC_31_ANDC: mnem = "andc"; break;                                  case PPC_31_ANDC: mnem = "andc"; break;
1356                                  case PPC_31_NOR:  mnem = "nor"; break;                                  case PPC_31_NOR:  mnem = "nor"; break;
1357                                    case PPC_31_EQV:  mnem = "eqv"; break;
1358                                  case PPC_31_OR:   mnem = "or"; break;                                  case PPC_31_OR:   mnem = "or"; break;
1359                                  case PPC_31_ORC:  mnem = "orc"; break;                                  case PPC_31_ORC:  mnem = "orc"; break;
1360                                  case PPC_31_XOR:  mnem = "xor"; break;                                  case PPC_31_XOR:  mnem = "xor"; break;
# Line 1172  int ppc_cpu_disassemble_instr(struct cpu Line 1395  int ppc_cpu_disassemble_instr(struct cpu
1395                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1396                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);
1397                          switch (spr) {                          switch (spr) {
1398                            /*  Some very common ones:  */
1399                          case 8:    debug("mtlr\tr%i", rs); break;                          case 8:    debug("mtlr\tr%i", rs); break;
1400                          case 9:    debug("mtctr\tr%i", rs); break;                          case 9:    debug("mtctr\tr%i", rs); break;
                         case 26:   debug("mtsrr0\tr%i", rs); break;  
                         case 27:   debug("mtsrr1\tr%i", rs); break;  
                         case 272:  debug("mtsprg\t0,r%i", rs); break;  
                         case 273:  debug("mtsprg\t1,r%i", rs); break;  
                         case 274:  debug("mtsprg\t2,r%i", rs); break;  
                         case 275:  debug("mtsprg\t3,r%i", rs); break;  
                         case 528:  debug("mtibatu\t0,r%i", rs); break;  
                         case 529:  debug("mtibatl\t0,r%i", rs); break;  
                         case 530:  debug("mtibatu\t1,r%i", rs); break;  
                         case 531:  debug("mtibatl\t1,r%i", rs); break;  
                         case 532:  debug("mtibatu\t2,r%i", rs); break;  
                         case 533:  debug("mtibatl\t2,r%i", rs); break;  
                         case 534:  debug("mtibatu\t3,r%i", rs); break;  
                         case 535:  debug("mtibatl\t3,r%i", rs); break;  
                         case 536:  debug("mtdbatu\t0,r%i", rs); break;  
                         case 537:  debug("mtdbatl\t0,r%i", rs); break;  
                         case 538:  debug("mtdbatu\t1,r%i", rs); break;  
                         case 539:  debug("mtdbatl\t1,r%i", rs); break;  
                         case 540:  debug("mtdbatu\t2,r%i", rs); break;  
                         case 541:  debug("mtdbatl\t2,r%i", rs); break;  
                         case 542:  debug("mtdbatu\t3,r%i", rs); break;  
                         case 543:  debug("mtdbatl\t3,r%i", rs); break;  
                         case 1008: debug("mtdbsr\tr%i", rs); break;  
1401                          default:debug("mtspr\tspr%i,r%i", spr, rs);                          default:debug("mtspr\tspr%i,r%i", spr, rs);
1402                          }                          }
1403                            if (spr == 8 || spr == 9)
1404                                    debug("\t");
1405                            debug("\t<%s%s", running? "write to " : "",
1406                                ppc_spr_names[spr]==NULL? "?" : ppc_spr_names[spr]);
1407                            if (running) {
1408                                    if (cpu->cd.ppc.bits == 32)
1409                                            debug(": 0x%x", (int)
1410                                                cpu->cd.ppc.gpr[rs]);
1411                                    else
1412                                            debug(": 0x%llx", (long long)
1413                                                cpu->cd.ppc.gpr[rs]);
1414                            }
1415                            debug(">");
1416                          break;                          break;
1417                  case PPC_31_SYNC:                  case PPC_31_SYNC:
1418                          debug("%s", power? "dcs" : "sync");                          debug("%s", power? "dcs" : "sync");
# Line 1216  int ppc_cpu_disassemble_instr(struct cpu Line 1430  int ppc_cpu_disassemble_instr(struct cpu
1430                          }                          }
1431                          debug("%s\tr%i,r%i,%i", mnem, rs, ra, nb);                          debug("%s\tr%i,r%i,%i", mnem, rs, ra, nb);
1432                          break;                          break;
                 case PPC_31_LHBRX:  
                 case PPC_31_LWBRX:  
                 case PPC_31_STHBRX:  
                 case PPC_31_STWBRX:  
                         rt = (iword >> 21) & 31;        /*  stores use rs  */  
                         ra = (iword >> 16) & 31;  
                         rb = (iword >> 11) & 31;  
                         switch (xo) {  
                         case PPC_31_LHBRX:  mnem = "lhbrx"; break;  
                         case PPC_31_LWBRX:  mnem = power?  
                                             "lbrx" : "lwbrx"; break;  
                         case PPC_31_STHBRX: mnem = "sthbrx"; break;  
                         case PPC_31_STWBRX: mnem = power?  
                                             "stbrx" : "stwbrx"; break;  
                         }  
                         debug("%s\tr%i,r%i,r%i", mnem, rt, ra, rb);  
                         break;  
1433                  case PPC_31_SRAWI:                  case PPC_31_SRAWI:
1434                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1435                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
# Line 1242  int ppc_cpu_disassemble_instr(struct cpu Line 1439  int ppc_cpu_disassemble_instr(struct cpu
1439                          debug("%s%s\tr%i,r%i,%i", mnem,                          debug("%s%s\tr%i,r%i,%i", mnem,
1440                              rc? "." : "", ra, rs, sh);                              rc? "." : "", ra, rs, sh);
1441                          break;                          break;
1442                    case PPC_31_DSSALL:
1443                            debug("dssall");
1444                            break;
1445                  case PPC_31_EIEIO:                  case PPC_31_EIEIO:
1446                          debug("%s", power? "eieio?" : "eieio");                          debug("%s", power? "eieio?" : "eieio");
1447                          break;                          break;
# Line 1264  int ppc_cpu_disassemble_instr(struct cpu Line 1464  int ppc_cpu_disassemble_instr(struct cpu
1464                          }                          }
1465                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", ra, rs);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", ra, rs);
1466                          break;                          break;
1467                    case PPC_31_LVX:
1468                    case PPC_31_LVXL:
1469                    case PPC_31_STVX:
1470                    case PPC_31_STVXL:
1471                            rs = (iword >> 21) & 31;        /*  vs for stores,  */
1472                            ra = (iword >> 16) & 31;        /*  rs=vl for loads  */
1473                            rb = (iword >> 11) & 31;
1474                            rc = iword & 1;
1475                            switch (xo) {
1476                            case PPC_31_LVX:   mnem = "lvx";  break;
1477                            case PPC_31_LVXL:  mnem = "lvxl"; break;
1478                            case PPC_31_STVX:  mnem = "stvx";  break;
1479                            case PPC_31_STVXL: mnem = "stvxl"; break;
1480                            }
1481                            debug("%s%s\tv%i,r%i,r%i", mnem, rc? "." : "",
1482                                rs, ra, rb);
1483                            break;
1484                  default:                  default:
1485                          debug("unimplemented hi6_31, xo = 0x%x", xo);                          debug("unimplemented hi6_31, xo = 0x%x", xo);
1486                  }                  }
1487                  break;                  break;
1488            case PPC_HI6_LD:
1489          case PPC_HI6_LWZ:          case PPC_HI6_LWZ:
1490          case PPC_HI6_LWZU:          case PPC_HI6_LWZU:
1491          case PPC_HI6_LHZ:          case PPC_HI6_LHZ:
# Line 1276  int ppc_cpu_disassemble_instr(struct cpu Line 1494  int ppc_cpu_disassemble_instr(struct cpu
1494          case PPC_HI6_LHAU:          case PPC_HI6_LHAU:
1495          case PPC_HI6_LBZ:          case PPC_HI6_LBZ:
1496          case PPC_HI6_LBZU:          case PPC_HI6_LBZU:
1497            case PPC_HI6_LFD:
1498            case PPC_HI6_LFS:
1499          case PPC_HI6_LMW:          case PPC_HI6_LMW:
1500            case PPC_HI6_STD:
1501          case PPC_HI6_STW:          case PPC_HI6_STW:
1502          case PPC_HI6_STWU:          case PPC_HI6_STWU:
1503          case PPC_HI6_STH:          case PPC_HI6_STH:
# Line 1284  int ppc_cpu_disassemble_instr(struct cpu Line 1505  int ppc_cpu_disassemble_instr(struct cpu
1505          case PPC_HI6_STB:          case PPC_HI6_STB:
1506          case PPC_HI6_STBU:          case PPC_HI6_STBU:
1507          case PPC_HI6_STMW:          case PPC_HI6_STMW:
         case PPC_HI6_LFD:  
1508          case PPC_HI6_STFD:          case PPC_HI6_STFD:
1509            case PPC_HI6_STFS:
1510                  /*  NOTE: Loads use rt, not rs, but are otherwise similar                  /*  NOTE: Loads use rt, not rs, but are otherwise similar
1511                      to stores  */                      to stores  */
1512                  load = 0; wlen = 0;                  load = 0; wlen = 0;
# Line 1294  int ppc_cpu_disassemble_instr(struct cpu Line 1515  int ppc_cpu_disassemble_instr(struct cpu
1515                  imm = (int16_t)(iword & 0xffff);                  imm = (int16_t)(iword & 0xffff);
1516                  fpreg = 0;                  fpreg = 0;
1517                  switch (hi6) {                  switch (hi6) {
1518                    case PPC_HI6_LD:  load=1; wlen = 8; mnem = "ld"; break;
1519                  case PPC_HI6_LWZ:  load=1; wlen = 4;                  case PPC_HI6_LWZ:  load=1; wlen = 4;
1520                          mnem = power? "l" : "lwz"; break;                          mnem = power? "l" : "lwz"; break;
1521                  case PPC_HI6_LWZU: load=1; wlen = 4;                  case PPC_HI6_LWZU: load=1; wlen = 4;
# Line 1310  int ppc_cpu_disassemble_instr(struct cpu Line 1532  int ppc_cpu_disassemble_instr(struct cpu
1532                          mnem = "lbz"; break;                          mnem = "lbz"; break;
1533                  case PPC_HI6_LBZU: load=1; wlen = 1;                  case PPC_HI6_LBZU: load=1; wlen = 1;
1534                          mnem = "lbzu"; break;                          mnem = "lbzu"; break;
1535                    case PPC_HI6_LFD:  load=1; fpreg=1; wlen=8; mnem = "lfd"; break;
1536                    case PPC_HI6_LFS:  load=1; fpreg=1; wlen=4; mnem = "lfs"; break;
1537                    case PPC_HI6_STD:  wlen=8; mnem = "std"; break;
1538                  case PPC_HI6_STW:  wlen=4; mnem = power? "st" : "stw"; break;                  case PPC_HI6_STW:  wlen=4; mnem = power? "st" : "stw"; break;
1539                  case PPC_HI6_STWU: wlen=4; mnem = power? "stu" : "stwu"; break;                  case PPC_HI6_STWU: wlen=4; mnem = power? "stu" : "stwu"; break;
1540                  case PPC_HI6_STH:  wlen=2; mnem = "sth"; break;                  case PPC_HI6_STH:  wlen=2; mnem = "sth"; break;
# Line 1318  int ppc_cpu_disassemble_instr(struct cpu Line 1543  int ppc_cpu_disassemble_instr(struct cpu
1543                  case PPC_HI6_STBU: wlen=1; mnem = "stbu"; break;                  case PPC_HI6_STBU: wlen=1; mnem = "stbu"; break;
1544                  case PPC_HI6_LMW:  load=1; mnem = power? "lm" : "lmw"; break;                  case PPC_HI6_LMW:  load=1; mnem = power? "lm" : "lmw"; break;
1545                  case PPC_HI6_STMW: mnem = power? "stm" : "stmw"; break;                  case PPC_HI6_STMW: mnem = power? "stm" : "stmw"; break;
1546                  case PPC_HI6_LFD:  load=1; fpreg = 1; mnem = "lfd"; break;                  case PPC_HI6_STFD: fpreg=1; wlen=8; mnem = "stfd"; break;
1547                  case PPC_HI6_STFD: fpreg = 1; mnem = "stfd"; break;                  case PPC_HI6_STFS: fpreg=1; wlen=4; mnem = "stfs"; break;
1548                  }                  }
1549                  debug("%s\t", mnem);                  debug("%s\t", mnem);
1550                  if (fpreg)                  if (fpreg)
# Line 1330  int ppc_cpu_disassemble_instr(struct cpu Line 1555  int ppc_cpu_disassemble_instr(struct cpu
1555                  if (!running)                  if (!running)
1556                          break;                          break;
1557                  addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) + imm;                  addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) + imm;
1558                    if (cpu->cd.ppc.bits == 32)
1559                            addr &= 0xffffffff;
1560                  symbol = get_symbol_name(&cpu->machine->symbol_context,                  symbol = get_symbol_name(&cpu->machine->symbol_context,
1561                      addr, &offset);                      addr, &offset);
1562                  if (symbol != NULL)                  if (symbol != NULL)
# Line 1374  int ppc_cpu_disassemble_instr(struct cpu Line 1601  int ppc_cpu_disassemble_instr(struct cpu
1601                          int i;                          int i;
1602                          for (i=0; i<wlen; i++)                          for (i=0; i<wlen; i++)
1603                                  tdata |= (cpu->cd.ppc.gpr[rs] &                                  tdata |= (cpu->cd.ppc.gpr[rs] &
1604                                      ((uint64_t)0xff << i));                                      ((uint64_t)0xff << (i*8)));
1605                          debug(": ");                          debug(": ");
1606                          if (wlen >= 4) {                          if (wlen >= 4) {
1607                                  symbol = get_symbol_name(&cpu->machine->                                  symbol = get_symbol_name(&cpu->machine->
# Line 1382  int ppc_cpu_disassemble_instr(struct cpu Line 1609  int ppc_cpu_disassemble_instr(struct cpu
1609                                  if (symbol != NULL)                                  if (symbol != NULL)
1610                                          debug("%s", symbol);                                          debug("%s", symbol);
1611                                  else                                  else
1612                                          debug("0x%llx",                                          debug("0x%llx", (long long)tdata);
                                             (long long)tdata);  
1613                          } else {                          } else {
1614                                  if (tdata > -256 && tdata < 256)                                  if (tdata > -256 && tdata < 256)
1615                                          debug("%i", (int)tdata);                                          debug("%i", (int)tdata);
# Line 1393  int ppc_cpu_disassemble_instr(struct cpu Line 1619  int ppc_cpu_disassemble_instr(struct cpu
1619                  }                  }
1620                  debug(">");                  debug(">");
1621                  break;                  break;
1622            case PPC_HI6_59:
1623                    xo = (iword >> 1) & 1023;
1624                    /*  NOTE: Some floating point instructions only use the
1625                        lowest 5 bits of xo, some use all 10 bits!  */
1626                    switch (xo & 31) {
1627                    case PPC_59_FDIVS:
1628                    case PPC_59_FSUBS:
1629                    case PPC_59_FADDS:
1630                    case PPC_59_FMULS:
1631                    case PPC_59_FMADDS:
1632                            rt = (iword >> 21) & 31;
1633                            ra = (iword >> 16) & 31;
1634                            rb = (iword >> 11) & 31;
1635                            rs = (iword >>  6) & 31;        /*  actually frc  */
1636                            rc = iword & 1;
1637                            switch (xo & 31) {
1638                            case PPC_59_FDIVS:      mnem = "fdivs"; break;
1639                            case PPC_59_FSUBS:      mnem = "fsubs"; break;
1640                            case PPC_59_FADDS:      mnem = "fadds"; break;
1641                            case PPC_59_FMULS:      mnem = "fmuls"; break;
1642                            case PPC_59_FMADDS:     mnem = "fmadds"; break;
1643                            }
1644                            debug("%s%s\t", mnem, rc? "." : "");
1645                            switch (xo & 31) {
1646                            case PPC_59_FMULS:
1647                                    debug("f%i,f%i,f%i", rt, ra, rs);
1648                                    break;
1649                            case PPC_59_FMADDS:
1650                                    debug("f%i,f%i,f%i,f%i", rt, ra, rs, rb);
1651                                    break;
1652                            default:debug("f%i,f%i,f%i", rt, ra, rb);
1653                            }
1654                            break;
1655                    default:/*  TODO: similar to hi6_63  */
1656                            debug("unimplemented hi6_59, xo = 0x%x", xo);
1657                    }
1658                    break;
1659          case PPC_HI6_63:          case PPC_HI6_63:
1660                  xo = (iword >> 1) & 1023;                  xo = (iword >> 1) & 1023;
1661                  switch (xo) {                  /*  NOTE: Some floating point instructions only use the
1662                  case PPC_63_FMR:                      lowest 5 bits of xo, some use all 10 bits!  */
1663                    switch (xo & 31) {
1664                    case PPC_63_FDIV:
1665                    case PPC_63_FSUB:
1666                    case PPC_63_FADD:
1667                    case PPC_63_FMUL:
1668                    case PPC_63_FMSUB:
1669                    case PPC_63_FMADD:
1670                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1671                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1672                          rb = (iword >> 11) & 31;                          rb = (iword >> 11) & 31;
1673                            rs = (iword >>  6) & 31;        /*  actually frc  */
1674                            rc = iword & 1;
1675                            switch (xo & 31) {
1676                            case PPC_63_FDIV:
1677                                    mnem = power? "fd" : "fdiv"; break;
1678                            case PPC_63_FSUB:
1679                                    mnem = power? "fs" : "fsub"; break;
1680                            case PPC_63_FADD:
1681                                    mnem = power? "fa" : "fadd"; break;
1682                            case PPC_63_FMUL:
1683                                    mnem = power? "fm" : "fmul"; break;
1684                            case PPC_63_FMSUB:
1685                                    mnem = power? "fms" : "fmsub"; break;
1686                            case PPC_63_FMADD:
1687                                    mnem = power? "fma" : "fmadd"; break;
1688                            }
1689                            debug("%s%s\t", mnem, rc? "." : "");
1690                            switch (xo & 31) {
1691                            case PPC_63_FMUL:
1692                                    debug("f%i,f%i,f%i", rt, ra, rs);
1693                                    break;
1694                            case PPC_63_FMADD:
1695                                    debug("f%i,f%i,f%i,f%i", rt, ra, rs, rb);
1696                                    break;
1697                            default:debug("f%i,f%i,f%i", rt, ra, rb);
1698                            }
1699                            break;
1700                    default:rt = (iword >> 21) & 31;
1701                            ra = (iword >> 16) & 31;
1702                            rb = (iword >> 11) & 31;
1703                          rc = iword & 1;                          rc = iword & 1;
1704                          switch (xo) {                          switch (xo) {
1705                            case PPC_63_FCMPU:
1706                            case PPC_63_FRSP:
1707                            case PPC_63_FCTIWZ:
1708                            case PPC_63_FNEG:
1709                          case PPC_63_FMR:                          case PPC_63_FMR:
1710                                  debug("fmr%s\tf%i,f%i", rc? "." : "", rt, rb);                          case PPC_63_FNABS:
1711                            case PPC_63_FABS:
1712                                    switch (xo) {
1713                                    case PPC_63_FCMPU:      mnem = "fcmpu"; break;
1714                                    case PPC_63_FCTIWZ:
1715                                            mnem = power? "fcirz" : "fctiwz"; break;
1716                                    case PPC_63_FRSP:       mnem = "frsp"; break;
1717                                    case PPC_63_FNEG:       mnem = "fneg"; break;
1718                                    case PPC_63_FMR:        mnem = "fmr"; break;
1719                                    case PPC_63_FNABS:      mnem = "fnabs"; break;
1720                                    case PPC_63_FABS:       mnem = "fabs"; break;
1721                                    }
1722                                    debug("%s%s\t", mnem, rc? "." : "");
1723                                    switch (xo) {
1724                                    case PPC_63_FCMPU:
1725                                            debug("%i,f%i,f%i", rt >> 2, ra, rb);
1726                                            break;
1727                                    case PPC_63_FCTIWZ:
1728                                    case PPC_63_FRSP:
1729                                    case PPC_63_FNEG:
1730                                    case PPC_63_FMR:
1731                                    case PPC_63_FNABS:
1732                                    case PPC_63_FABS:
1733                                            debug("f%i,f%i", rt, rb);
1734                                            break;
1735                                    default:debug("f%i,f%i,f%i", rt, ra, rb);
1736                                    }
1737                                    break;
1738                            case PPC_63_MFFS:
1739                                    debug("mffs%s\tf%i", rc?".":"", rt);
1740                                  break;                                  break;
1741                            case PPC_63_MTFSF:
1742                                    ra = (iword >> 17) & 255;       /*  flm  */
1743                                    debug("mtfsf%s\t0x%02x,f%i", rc?".":"", ra, rb);
1744                                    break;
1745                            default:debug("unimplemented hi6_63, xo = 0x%x", xo);
1746                          }                          }
                         break;  
                 default:  
                         debug("unimplemented hi6_31, xo = 0x%x", xo);  
1747                  }                  }
1748                  break;                  break;
1749          default:          default:
# Line 1422  int ppc_cpu_disassemble_instr(struct cpu Line 1757  int ppc_cpu_disassemble_instr(struct cpu
1757    
1758    
1759  /*  /*
1760     *  debug_spr_usage():
1761     *
1762     *  Helper function. To speed up overall development speed of the emulator,
1763     *  all SPR accesses are allowed. This function causes unknown/unimplemented
1764     *  SPRs to give a warning.
1765     */
1766    static void debug_spr_usage(uint64_t pc, int spr)
1767    {
1768            static uint32_t spr_used[1024 / sizeof(uint32_t)];
1769            static int initialized = 0;
1770    
1771            if (!initialized) {
1772                    memset(spr_used, 0, sizeof(spr_used));
1773                    initialized = 1;
1774            }
1775    
1776            spr &= 1023;
1777            if (spr_used[spr >> 2] & (1 << (spr & 3)))
1778                    return;
1779    
1780            switch (spr) {
1781            /*  Known/implemented SPRs:  */
1782            case SPR_XER:
1783            case SPR_LR:
1784            case SPR_CTR:
1785            case SPR_DSISR:
1786            case SPR_DAR:
1787            case SPR_DEC:
1788            case SPR_SDR1:
1789            case SPR_SRR0:
1790            case SPR_SRR1:
1791            case SPR_SPRG0:
1792            case SPR_SPRG1:
1793            case SPR_SPRG2:
1794            case SPR_SPRG3:
1795            case SPR_PVR:
1796            case SPR_DMISS:
1797            case SPR_DCMP:
1798            case SPR_HASH1:
1799            case SPR_HASH2:
1800            case SPR_IMISS:
1801            case SPR_ICMP:
1802            case SPR_DBSR:
1803            case SPR_PIR:
1804                    break;
1805            default:if (spr >= SPR_IBAT0U && spr <= SPR_DBAT3L) {
1806                            break;
1807                    } else
1808                            fatal("[ using UNIMPLEMENTED spr %i (%s), pc = "
1809                                "0x%llx ]\n", spr, ppc_spr_names[spr] == NULL?
1810                                "UNKNOWN" : ppc_spr_names[spr], (long long)pc);
1811            }
1812    
1813            spr_used[spr >> 2] |= (1 << (spr & 3));
1814    }
1815    
1816    
1817    /*
1818   *  update_cr0():   *  update_cr0():
1819   *   *
1820   *  Sets the top 4 bits of the CR register.   *  Sets the top 4 bits of the CR register.
# Line 1447  void update_cr0(struct cpu *cpu, uint64_ Line 1840  void update_cr0(struct cpu *cpu, uint64_
1840          }          }
1841    
1842          /*  SO bit, copied from XER:  */          /*  SO bit, copied from XER:  */
1843          c |= ((cpu->cd.ppc.xer >> 31) & 1);          c |= ((cpu->cd.ppc.spr[SPR_XER] >> 31) & 1);
1844    
1845          cpu->cd.ppc.cr &= ~((uint32_t)0xf << 28);          cpu->cd.ppc.cr &= ~((uint32_t)0xf << 28);
1846          cpu->cd.ppc.cr |= ((uint32_t)c << 28);          cpu->cd.ppc.cr |= ((uint32_t)c << 28);
# Line 1459  void update_cr0(struct cpu *cpu, uint64_ Line 1852  void update_cr0(struct cpu *cpu, uint64_
1852    
1853  #include "tmp_ppc_tail.c"  #include "tmp_ppc_tail.c"
1854    
1855    
Legend:
Removed from v.18  
changed lines
  Added in v.38
  ViewVC Help
Powered by ViewVC 1.1.26