/[gxemul]/trunk/src/cpus/cpu_arm.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_arm.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 20 by dpavlin, Mon Oct 8 16:19:23 2007 UTC revision 42 by dpavlin, Mon Oct 8 16:22:32 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_arm.c,v 1.44 2005/11/19 18:53:07 debug Exp $   *  $Id: cpu_arm.c,v 1.71 2007/06/15 00:41:21 debug Exp $
29   *   *
30   *  ARM CPU emulation.   *  ARM CPU emulation.
31   *   *
# Line 39  Line 39 
39  #include <stdlib.h>  #include <stdlib.h>
40  #include <string.h>  #include <string.h>
41  #include <ctype.h>  #include <ctype.h>
42    #include <unistd.h>
43    
44  #include "arm_cpu_types.h"  #include "arm_cpu_types.h"
45  #include "cpu.h"  #include "cpu.h"
46    #include "interrupt.h"
47  #include "machine.h"  #include "machine.h"
48  #include "memory.h"  #include "memory.h"
49  #include "misc.h"  #include "misc.h"
50    #include "of.h"
51    #include "settings.h"
52  #include "symbol.h"  #include "symbol.h"
53    #include "timer.h"
54    #include "useremul.h"
55    
56  #define DYNTRANS_32  #define DYNTRANS_32
57  #include "tmp_arm_head.c"  #include "tmp_arm_head.c"
58    
59    
60    extern int native_code_translation_enabled;
61    
62  /*  ARM symbolic register names and condition strings:  */  /*  ARM symbolic register names and condition strings:  */
63  static char *arm_regname[N_ARM_REGS] = ARM_REG_NAMES;  static char *arm_regname[N_ARM_REGS] = ARM_REG_NAMES;
64  static char *arm_condition_string[16] = ARM_CONDITION_STRINGS;  static char *arm_condition_string[16] = ARM_CONDITION_STRINGS;
# Line 63  static int arm_dpi_uses_n[16] = { 1,1,1, Line 71  static int arm_dpi_uses_n[16] = { 1,1,1,
71  static int arm_exception_to_mode[N_ARM_EXCEPTIONS] = ARM_EXCEPTION_TO_MODE;  static int arm_exception_to_mode[N_ARM_EXCEPTIONS] = ARM_EXCEPTION_TO_MODE;
72    
73  /*  For quick_pc_to_pointers():  */  /*  For quick_pc_to_pointers():  */
74  #include "arm_quick_pc_to_pointers.h"  void arm_pc_to_pointers(struct cpu *cpu);
75    #include "quick_pc_to_pointers.h"
76    
77    void arm_irq_interrupt_assert(struct interrupt *interrupt);
78    void arm_irq_interrupt_deassert(struct interrupt *interrupt);
79    
80    
81  /*  /*
# Line 75  static int arm_exception_to_mode[N_ARM_E Line 87  static int arm_exception_to_mode[N_ARM_E
87  int arm_cpu_new(struct cpu *cpu, struct memory *mem,  int arm_cpu_new(struct cpu *cpu, struct memory *mem,
88          struct machine *machine, int cpu_id, char *cpu_type_name)          struct machine *machine, int cpu_id, char *cpu_type_name)
89  {  {
90          int any_cache = 0, i, found;          int i, found;
91          struct arm_cpu_type_def cpu_type_defs[] = ARM_CPU_TYPE_DEFS;          struct arm_cpu_type_def cpu_type_defs[] = ARM_CPU_TYPE_DEFS;
92    
93          /*  Scan the list for this cpu type:  */          /*  Scan the list for this cpu type:  */
# Line 90  int arm_cpu_new(struct cpu *cpu, struct Line 102  int arm_cpu_new(struct cpu *cpu, struct
102          if (found == -1)          if (found == -1)
103                  return 0;                  return 0;
104    
105            cpu->run_instr = arm_run_instr;
106          cpu->memory_rw = arm_memory_rw;          cpu->memory_rw = arm_memory_rw;
107          cpu->update_translation_table = arm_update_translation_table;          cpu->update_translation_table = arm_update_translation_table;
108          cpu->invalidate_translation_caches =          cpu->invalidate_translation_caches =
109              arm_invalidate_translation_caches;              arm_invalidate_translation_caches;
110          cpu->invalidate_code_translation = arm_invalidate_code_translation;          cpu->invalidate_code_translation = arm_invalidate_code_translation;
111          cpu->translate_address = arm_translate_address;          cpu->translate_v2p = arm_translate_v2p;
112    
113          cpu->cd.arm.cpu_type    = cpu_type_defs[found];          cpu->cd.arm.cpu_type = cpu_type_defs[found];
114          cpu->name               = cpu->cd.arm.cpu_type.name;          cpu->name            = cpu->cd.arm.cpu_type.name;
115          cpu->is_32bit           = 1;          cpu->is_32bit        = 1;
116            cpu->byte_order      = EMUL_LITTLE_ENDIAN;
117    
118          cpu->cd.arm.cpsr = ARM_FLAG_I | ARM_FLAG_F;          cpu->cd.arm.cpsr = ARM_FLAG_I | ARM_FLAG_F;
119          cpu->cd.arm.control = ARM_CONTROL_PROG32 | ARM_CONTROL_DATA32          cpu->cd.arm.control = ARM_CONTROL_PROG32 | ARM_CONTROL_DATA32
120              | ARM_CONTROL_CACHE | ARM_CONTROL_ICACHE | ARM_CONTROL_ALIGN;              | ARM_CONTROL_CACHE | ARM_CONTROL_ICACHE | ARM_CONTROL_ALIGN;
121            /*  TODO: default auxctrl contents  */
122    
123          if (cpu->machine->prom_emulation) {          if (cpu->machine->prom_emulation) {
124                  cpu->cd.arm.cpsr |= ARM_MODE_SVC32;                  cpu->cd.arm.cpsr |= ARM_MODE_SVC32;
# Line 116  int arm_cpu_new(struct cpu *cpu, struct Line 131  int arm_cpu_new(struct cpu *cpu, struct
131          /*  Only show name and caches etc for CPU nr 0:  */          /*  Only show name and caches etc for CPU nr 0:  */
132          if (cpu_id == 0) {          if (cpu_id == 0) {
133                  debug("%s", cpu->name);                  debug("%s", cpu->name);
134                  if (cpu->cd.arm.cpu_type.icache_shift != 0)                  if (cpu->cd.arm.cpu_type.icache_shift != 0 ||
135                          any_cache = 1;                      cpu->cd.arm.cpu_type.dcache_shift != 0) {
136                  if (cpu->cd.arm.cpu_type.dcache_shift != 0)                          int isize = cpu->cd.arm.cpu_type.icache_shift;
137                          any_cache = 1;                          int dsize = cpu->cd.arm.cpu_type.dcache_shift;
138                  if (any_cache) {                          if (isize != 0)
139                          debug(" (I+D = %i+%i KB",                                  isize = 1 << (isize - 10);
140                              (int)(1 << (cpu->cd.arm.cpu_type.icache_shift-10)),                          if (dsize != 0)
141                              (int)(1 << (cpu->cd.arm.cpu_type.dcache_shift-10)));                                  dsize = 1 << (dsize - 10);
142                          debug(")");                          debug(" (I+D = %i+%i KB)", isize, dsize);
143                  }                  }
144          }          }
145    
146            /*  TODO: Some of these values (iway and dway) aren't used yet:  */
147            cpu->cd.arm.cachetype =
148                  (5 << ARM_CACHETYPE_CLASS_SHIFT)
149                | (1 << ARM_CACHETYPE_HARVARD_SHIFT)
150                | ((cpu->cd.arm.cpu_type.dcache_shift - 9) <<
151                    ARM_CACHETYPE_DSIZE_SHIFT)
152                | (5 << ARM_CACHETYPE_DASSOC_SHIFT)         /*  32-way  */
153                | (2 << ARM_CACHETYPE_DLINE_SHIFT)          /*  8 words/line  */
154                | ((cpu->cd.arm.cpu_type.icache_shift - 9) <<
155                    ARM_CACHETYPE_ISIZE_SHIFT)
156                | (5 << ARM_CACHETYPE_IASSOC_SHIFT)         /*  32-way  */
157                | (2 << ARM_CACHETYPE_ILINE_SHIFT);         /*  8 words/line  */
158    
159          /*  Coprocessor 15 = the system control coprocessor.  */          /*  Coprocessor 15 = the system control coprocessor.  */
160          cpu->cd.arm.coproc[15] = arm_coproc_15;          cpu->cd.arm.coproc[15] = arm_coproc_15;
161    
162            /*  Coprocessor 14 for XScale:  */
163            if (cpu->cd.arm.cpu_type.flags & ARM_XSCALE)
164                    cpu->cd.arm.coproc[14] = arm_coproc_xscale_14;
165    
166          /*          /*
167           *  NOTE/TODO: Ugly hack for OpenFirmware emulation:           *  NOTE/TODO: Ugly hack for OpenFirmware emulation:
168           */           */
# Line 142  int arm_cpu_new(struct cpu *cpu, struct Line 174  int arm_cpu_new(struct cpu *cpu, struct
174    
175          cpu->cd.arm.flags = cpu->cd.arm.cpsr >> 28;          cpu->cd.arm.flags = cpu->cd.arm.cpsr >> 28;
176    
177            CPU_SETTINGS_ADD_REGISTER64("pc", cpu->pc);
178            for (i=0; i<N_ARM_REGS - 1; i++)
179                    CPU_SETTINGS_ADD_REGISTER32(arm_regname[i], cpu->cd.arm.r[i]);
180    
181            /*  Register the CPU's "IRQ" and "FIQ" interrupts:  */
182            {
183                    struct interrupt template;
184                    char name[50];
185                    snprintf(name, sizeof(name), "%s.irq", cpu->path);
186    
187                    memset(&template, 0, sizeof(template));
188                    template.line = 0;
189                    template.name = name;
190                    template.extra = cpu;
191                    template.interrupt_assert = arm_irq_interrupt_assert;
192                    template.interrupt_deassert = arm_irq_interrupt_deassert;
193                    interrupt_handler_register(&template);
194    
195                    /*  FIQ: TODO  */
196            }
197    
198            if (native_code_translation_enabled)
199                    cpu->sampling_timer = timer_add(CPU_SAMPLE_TIMER_HZ,
200                        arm_timer_sample_tick, cpu);
201    
202          return 1;          return 1;
203  }  }
204    
# Line 165  void arm_setup_initial_translation_table Line 222  void arm_setup_initial_translation_table
222          }          }
223    
224          cpu->cd.arm.control |= ARM_CONTROL_MMU;          cpu->cd.arm.control |= ARM_CONTROL_MMU;
225          cpu->translate_address = arm_translate_address_mmu;          cpu->translate_v2p = arm_translate_v2p_mmu;
226          cpu->cd.arm.dacr |= 0x00000003;          cpu->cd.arm.dacr |= 0x00000003;
227          cpu->cd.arm.ttb = ttb_addr;          cpu->cd.arm.ttb = ttb_addr;
228    
# Line 283  void arm_cpu_list_available_types(void) Line 340  void arm_cpu_list_available_types(void)
340    
341    
342  /*  /*
  *  arm_cpu_register_match():  
  */  
 void arm_cpu_register_match(struct machine *m, char *name,  
         int writeflag, uint64_t *valuep, int *match_register)  
 {  
         int i, cpunr = 0;  
   
         /*  CPU number:  */  
   
         /*  TODO  */  
   
         /*  Register names:  */  
         for (i=0; i<N_ARM_REGS; i++) {  
                 if (strcasecmp(name, arm_regname[i]) == 0) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.arm.r[i] = *valuep;  
                                 if (i == ARM_PC)  
                                         m->cpus[cpunr]->pc = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.arm.r[i];  
                         *match_register = 1;  
                 }  
         }  
 }  
   
   
 /*  
343   *  arm_cpu_register_dump():   *  arm_cpu_register_dump():
344   *   *
345   *  Dump cpu registers in a relatively readable format.   *  Dump cpu registers in a relatively readable format.
# Line 378  void arm_cpu_register_dump(struct cpu *c Line 408  void arm_cpu_register_dump(struct cpu *c
408                  }                  }
409    
410                  if (m != ARM_MODE_USR32 && m != ARM_MODE_SYS32) {                  if (m != ARM_MODE_USR32 && m != ARM_MODE_SYS32) {
411                          debug("cpu%i:  usr r8..r14 =", x);                          debug("cpu%i:  usr r8-14:", x);
412                          for (i=0; i<7; i++)                          for (i=0; i<7; i++)
413                                  debug(" %08x", cpu->cd.arm.default_r8_r14[i]);                                  debug(" %08x", cpu->cd.arm.default_r8_r14[i]);
414                          debug("\n");                          debug("\n");
415                  }                  }
416    
417                  if (m != ARM_MODE_FIQ32) {                  if (m != ARM_MODE_FIQ32) {
418                          debug("cpu%i:  fiq r8..r14 =", x);                          debug("cpu%i:  fiq r8-14:", x);
419                          for (i=0; i<7; i++)                          for (i=0; i<7; i++)
420                                  debug(" %08x", cpu->cd.arm.fiq_r8_r14[i]);                                  debug(" %08x", cpu->cd.arm.fiq_r8_r14[i]);
421                          debug("\n");                          debug("\n");
422                  }                  }
423    
424                  if (m != ARM_MODE_IRQ32) {                  if (m != ARM_MODE_IRQ32) {
425                          debug("cpu%i:  irq r13..r14 =", x);                          debug("cpu%i:  irq r13-14:", x);
426                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
427                                  debug(" %08x", cpu->cd.arm.irq_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.irq_r13_r14[i]);
428                          debug("\n");                          debug("\n");
429                  }                  }
430    
431                  if (m != ARM_MODE_SVC32) {                  if (m != ARM_MODE_SVC32) {
432                          debug("cpu%i:  svc r13..r14 =", x);                          debug("cpu%i:  svc r13-14:", x);
433                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
434                                  debug(" %08x", cpu->cd.arm.svc_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.svc_r13_r14[i]);
435                          debug("\n");                          debug("\n");
436                  }                  }
437    
438                  if (m != ARM_MODE_ABT32) {                  if (m != ARM_MODE_ABT32) {
439                          debug("cpu%i:  abt r13..r14 =", x);                          debug("cpu%i:  abt r13-14:", x);
440                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
441                                  debug(" %08x", cpu->cd.arm.abt_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.abt_r13_r14[i]);
442                          debug("\n");                          debug("\n");
443                  }                  }
444    
445                  if (m != ARM_MODE_UND32) {                  if (m != ARM_MODE_UND32) {
446                          debug("cpu%i:  und r13..r14 =", x);                          debug("cpu%i:  und r13-14:", x);
447                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
448                                  debug(" %08x", cpu->cd.arm.und_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.und_r13_r14[i]);
449                          debug("\n");                          debug("\n");
# Line 450  void arm_cpu_register_dump(struct cpu *c Line 480  void arm_cpu_register_dump(struct cpu *c
480                      cpu->cd.arm.control &                      cpu->cd.arm.control &
481                      ARM_CONTROL_V? "yes (0xffff0000)" : "no");                      ARM_CONTROL_V? "yes (0xffff0000)" : "no");
482    
483                    /*  TODO: auxctrl on which CPU types?  */
484                    if (cpu->cd.arm.cpu_type.flags & ARM_XSCALE) {
485                            debug("cpu%i:  auxctrl = 0x%08x\n", x,
486                                cpu->cd.arm.auxctrl);
487                            debug("cpu%i:      minidata cache attr = 0x%x\n", x,
488                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_MD)
489                                >> ARM_AUXCTRL_MD_SHIFT);
490                            debug("cpu%i:      page table memory attr: %i\n", x,
491                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_P)? 1 : 0);
492                            debug("cpu%i:      write buffer coalescing: %s\n", x,
493                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_K)?
494                                "disabled" : "enabled");
495                    }
496    
497                  debug("cpu%i:  ttb = 0x%08x  dacr = 0x%08x\n", x,                  debug("cpu%i:  ttb = 0x%08x  dacr = 0x%08x\n", x,
498                      cpu->cd.arm.ttb, cpu->cd.arm.dacr);                      cpu->cd.arm.ttb, cpu->cd.arm.dacr);
499                  debug("cpu%i:  fsr = 0x%08x  far = 0x%08x\n", x,                  debug("cpu%i:  fsr = 0x%08x  far = 0x%08x\n", x,
# Line 652  void arm_exception(struct cpu *cpu, int Line 696  void arm_exception(struct cpu *cpu, int
696                      "mode 0x%02x (pc=0x%x) ]\n", newmode, (int)cpu->pc);                      "mode 0x%02x (pc=0x%x) ]\n", newmode, (int)cpu->pc);
697                  /*  exit(1);  */                  /*  exit(1);  */
698          }          }
699  #if 0  
 if (oldmode==0x10 && newmode ==0x17 && cpu->pc == 0x1644f0)  
 single_step = 1;  
 /* 00008554 */  
 #endif  
700          cpu->cd.arm.cpsr |= ARM_FLAG_I;          cpu->cd.arm.cpsr |= ARM_FLAG_I;
701          if (exception_nr == ARM_EXCEPTION_RESET ||          if (exception_nr == ARM_EXCEPTION_RESET ||
702              exception_nr == ARM_EXCEPTION_FIQ)              exception_nr == ARM_EXCEPTION_FIQ)
# Line 681  single_step = 1; Line 721  single_step = 1;
721    
722    
723  /*  /*
724   *  arm_cpu_interrupt():   *  arm_cpu_tlbdump():
725   *   *
726   *  0..31 are used as footbridge interrupt numbers, 32..47 = ISA,   *  Called from the debugger to dump the TLB in a readable format.
727   *  64 is used as a "re-assert" signal to cpu->machine->md_interrupt().   *  x is the cpu number to dump, or -1 to dump all CPUs.
728   *   *
729   *  TODO: don't hardcode to footbridge!   *  If rawflag is nonzero, then the TLB contents isn't formated nicely,
730     *  just dumped.
731   */   */
732  int arm_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)  void arm_cpu_tlbdump(struct machine *m, int x, int rawflag)
733  {  {
         /*  fatal("arm_cpu_interrupt(): 0x%x\n", (int)irq_nr);  */  
         if (irq_nr <= 64) {  
                 if (cpu->machine->md_interrupt != NULL)  
                         cpu->machine->md_interrupt(cpu->machine,  
                             cpu, irq_nr, 1);  
                 else  
                         fatal("arm_cpu_interrupt(): md_interrupt == NULL\n");  
         } else {  
                 /*  Assert ARM IRQs:  */  
                 cpu->cd.arm.irq_asserted = 1;  
         }  
   
         return 1;  
734  }  }
735    
736    
737  /*  /*
738   *  arm_cpu_interrupt_ack():   *  arm_irq_interrupt_assert():
739     *  arm_irq_interrupt_deassert():
740   */   */
741  int arm_cpu_interrupt_ack(struct cpu *cpu, uint64_t irq_nr)  void arm_irq_interrupt_assert(struct interrupt *interrupt)
742  {  {
743          if (irq_nr <= 64) {          struct cpu *cpu = (struct cpu *) interrupt->extra;
744                  if (cpu->machine->md_interrupt != NULL)          cpu->cd.arm.irq_asserted = 1;
745                          cpu->machine->md_interrupt(cpu->machine,  }
746                              cpu, irq_nr, 0);  void arm_irq_interrupt_deassert(struct interrupt *interrupt)
747          } else {  {
748                  /*  De-assert ARM IRQs:  */          struct cpu *cpu = (struct cpu *) interrupt->extra;
749                  cpu->cd.arm.irq_asserted = 0;          cpu->cd.arm.irq_asserted = 0;
         }  
   
         return 1;  
750  }  }
751    
752    
# Line 737  int arm_cpu_interrupt_ack(struct cpu *cp Line 763  int arm_cpu_interrupt_ack(struct cpu *cp
763   *  cpu->pc for relative addresses.   *  cpu->pc for relative addresses.
764   */                       */                    
765  int arm_cpu_disassemble_instr(struct cpu *cpu, unsigned char *ib,  int arm_cpu_disassemble_instr(struct cpu *cpu, unsigned char *ib,
766          int running, uint64_t dumpaddr, int bintrans)          int running, uint64_t dumpaddr)
767  {  {
768          uint32_t iw, tmp;          uint32_t iw, tmp;
769          int main_opcode, secondary_opcode, s_bit, r16, r12, r8;          int main_opcode, secondary_opcode, s_bit, r16, r12, r8;
# Line 1229  int arm_cpu_disassemble_instr(struct cpu Line 1255  int arm_cpu_disassemble_instr(struct cpu
1255                   *  xxxx1100 0100nnnn ddddcccc oooommmm    MCRR c,op,Rd,Rn,CRm                   *  xxxx1100 0100nnnn ddddcccc oooommmm    MCRR c,op,Rd,Rn,CRm
1256                   *  xxxx1100 0101nnnn ddddcccc oooommmm    MRRC c,op,Rd,Rn,CRm                   *  xxxx1100 0101nnnn ddddcccc oooommmm    MRRC c,op,Rd,Rn,CRm
1257                   */                   */
1258                    if ((iw & 0x0fe00fff) == 0x0c400000) {
1259                            debug("%s%s\t", iw & 0x100000? "mra" : "mar",
1260                                condition);
1261                            if (iw & 0x100000)
1262                                    debug("%s,%s,acc0\n",
1263                                        arm_regname[r12], arm_regname[r16]);
1264                            else
1265                                    debug("acc0,%s,%s\n",
1266                                        arm_regname[r12], arm_regname[r16]);
1267                            break;
1268                    }
1269                  if ((iw & 0x0fe00000) == 0x0c400000) {                  if ((iw & 0x0fe00000) == 0x0c400000) {
1270                          debug("%s%s\t", iw & 0x100000? "mrrc" : "mcrr",                          debug("%s%s\t", iw & 0x100000? "mrrc" : "mcrr",
1271                              condition);                              condition);
# Line 1245  int arm_cpu_disassemble_instr(struct cpu Line 1282  int arm_cpu_disassemble_instr(struct cpu
1282                   *  xxxx1110 oooonnnn ddddpppp qqq0mmmm         CDP                   *  xxxx1110 oooonnnn ddddpppp qqq0mmmm         CDP
1283                   *  xxxx1110 oooLNNNN ddddpppp qqq1MMMM         MRC/MCR                   *  xxxx1110 oooLNNNN ddddpppp qqq1MMMM         MRC/MCR
1284                   */                   */
1285                    if ((iw & 0x0ff00ff0) == 0x0e200010) {
1286                            /*  Special case: mia* DSP instructions  */
1287                            switch ((iw >> 16) & 0xf) {
1288                            case  0: debug("mia"); break;
1289                            case  8: debug("miaph"); break;
1290                            case 12: debug("miaBB"); break;
1291                            case 13: debug("miaTB"); break;
1292                            case 14: debug("miaBT"); break;
1293                            case 15: debug("miaTT"); break;
1294                            default: debug("UNKNOWN mia vector instruction?");
1295                            }
1296                            debug("%s\t", condition);
1297                            debug("acc%i,%s,%s\n", ((iw >> 5) & 7),
1298                                arm_regname[iw & 15], arm_regname[r12]);
1299                            break;
1300                    }
1301                  if (iw & 0x10) {                  if (iw & 0x10) {
1302                          debug("%s%s\t",                          debug("%s%s\t",
1303                              (iw & 0x00100000)? "mrc" : "mcr", condition);                              (iw & 0x00100000)? "mrc" : "mcr", condition);
Legend:
Removed from v.20  
changed lines
  Added in v.42
  ViewVC Help
Powered by ViewVC 1.1.26